@inproceedings{oai:ipsj.ixsq.nii.ac.jp:00227377,
 author = {吉澤, 翔悟 and 武内, 良典 and Shogo, Yoshizawa and Yoshinori, Takeuchi},
 book = {DAシンポジウム2023論文集},
 month = {Aug},
 note = {本研究では，オペコードをコンパクト化することでプロセッサの回路面積低減を行った．RISC-V の 32bit 版 I 拡張において，オペコードをコンパクト化することにより，実行サイクル数増加や機能縮小を伴わずに面積や静的消費電力を改善できることを確認した．また，RISC-Vはオープンであるため，悪質なバイナリコードを容易に生成することが可能である．しかし，コンパクト化する際に再定義したオペコードは独自の物であり，オペコードを知らずにバイナリコードを生成することは難しいため，セキュリティ面の向上も見込める．実行サイクル数と機能が変わらないことをエミュレーションにより確認し，面積を最大 1.72% 削減，同時に静的消費電力を 1.23% 改善できることを見積りにより確認した．, In this study, we reduced the circuit area of the processor by compacting the opcode. In the 32-bit version Integer extension of RISC-V by compacting opcodes, we confirmed that area and static power consumption can be improved without increasing execution cycles or reducing functions. Since the ISA of RISC-V is open, it is easy to generate malicious binary code. However, since the opcode redefined in the compacting process is proprietary, original opcode makes it difficult to generate codes without knowing the compacted opcode. It means that opcode compaction also improved security. Emulation is performed to confirm that execution cycles and functions remain the same, and area is reduced by up to 1.72%, We have also confirmed that the static power consumption can be improved by up to 1.23%.},
 pages = {71--77},
 publisher = {情報処理学会},
 title = {オペコードコンパクト化によるプロセッサの回路面積低減の評価},
 volume = {2023},
 year = {2023}
}