フィールドテストにおけるｋ連続状態遷移に基づく状態信号系列を用いたデータパスのランダムテスタビリティの推定値に関する評価

• Item type: SIG Technical Reports(1)
• 公開日: 2023-07-27
• タイトル: フィールドテストにおけるｋ連続状態遷移に基づく状態信号系列を用いたデータパスのランダムテスタビリティの推定値に関する評価
• タイトル / 言語: en
• タイトル: An Evaluation of Estimated Field Random Testability for Data Paths at Register Transfer Level Using Status Signal Sequences Based on k-Consecutive State Transitions for Field Testing
• 言語: jpn
• キーワード / 主題Scheme: Other
• キーワード / 主題: 故障解析・回路設計
• 資源タイプ / 資源タイプ識別子: http://purl.org/coar/resource_type/c_18gh
• 資源タイプ: technical report
• 著者所属: 日本大学大学院生産工学研究科
• 著者所属: 日本大学生産工学部
• 著者所属: 日本大学生産工学部
• 著者所属: 京都産業大学情報理工学部
• 著者所属(英): en
• 著者所属(英): Graduate School of Industrial Technology, Nihon University
• 著者所属(英): en
• 著者所属(英): College of Industrial Technology, Nihon University
• 著者所属(英): en
• 著者所属(英): College of Industrial Technology, Nihon University
• 著者所属(英): en
• 著者所属(英): Faculty of Information Science and Engineering, Kyoto Sangyo University
• 著者名: 豊岡, 雄大; 渡辺, 悠樹; 細川, 利典; 吉村, 正義
• 著者名(英): Yudai, Toyooka; Haruki, Watanabe; Toshinori, Hosokawa; Masayoshi, Yoshimura
• 論文抄録 / 内容記述タイプ: Other
• 論文抄録 / 内容記述: ミッションクリティカルなシステムに搭載されている VLSI は経年劣化による欠陥を検出するために，フィールドテストが必要とされている．しかしながら，電源オン／オフ時のような短い時間に回路を網羅的にテストすることは困難である．その問題を解決するためにコントローラ中のすべての k 連続状態遷移を n 回実行する状態信号系列を用いた非スキャンベースの組込み自己テスト手法が提案されている．一方，コントローラの各状態遷移時にデータパスに供給する制御信号値には多数のドントケアが含まれている場合がる．本論文では，ドントケアの論理値の割当てによる回路のフィールドランダムテスタビリティを解析するために，与えられた状態信号系列から生成される制御信号系列とレジスタ転送レベル (Register Transfer Level: RTL) でのデータパスの構造を用いた構造的記号シミュレーションに基づく RTL における推定フィールドランダムテスタビリティを提案する．また，その推定フィールドランダムテスタビリティと論理合成後の回路の故障検出率との相関を解析する．
• 論文抄録(英) / 内容記述タイプ: Other
• 論文抄録(英) / 内容記述: For VLSIs which are built in mission-critical systems, field testing is required to detect defects caused by aging degradation. However, it is a difficult problem to comprehensively test circuits in a short time such as time for power on / off. To solve this problem, a non-scan based built-in self-test method using a status signal sequence which executes all k-consecutive state transitions in controllers n times has been proposed. On the other hand, the control signal values supplied to data-paths on each state transition of controllers might be don't cares. In this paper, in order to analyze the field testability of circuits by assigning logic values to the don't cares, we propose estimated field random testability at register transfer level (RTL) based on structural symbolic simulation, which uses the structure of a data-path at RTL and a control signal sequence generated from a given status signal sequence. We also analyze the correlation between the estimated field random testability and the fault coverage for the circuits after logic synthesis.
• 書誌レコードID / 収録物識別子タイプ: NCID
• 書誌レコードID / 収録物識別子: AN10096105
• 書誌情報: 研究報告システム・アーキテクチャ（ARC）; 巻 2023-ARC-254, 号 5, p. 1-6, 発行日 2023-07-27
• ISSN / 収録物識別子タイプ: ISSN
• ISSN / 収録物識別子: 2188-8574
• Notice: SIG Technical Reports are nonrefereed and hence may later appear in any journals, conferences, symposia, etc.
• 出版者 / 言語: ja
• 出版者: 情報処理学会