@techreport{oai:ipsj.ixsq.nii.ac.jp:00226993,
 author = {佐藤, 俊寛 and 川嵜, 将平 and 正田, 薫 and 安西, 陸 and 坂本, 純一 and 吉田, 直樹 and 植村, 泰佳 and 池田, 誠 and 松本, 勉 and Toshihiro, Sato and Shohei, Kawasaki and Kaoru, Masada and Riku, Anzai and Junichi, Sakamoto and Naoki, Yoshida and Yasuyoshi, Uemura and Makoto, Ikeda and Tsutomu, Matsumoto},
 issue = {56},
 month = {Jul},
 note = {セキュア暗号ユニット SCU はハードウェア暗号エンジンとそのアクセス制御機構とから構成され，IoT の末端ノード等を構成するマイクロコントローラやシステム・オン・チップ（SoC）などの半導体チップに搭載可能な信頼の基点である．楕円曲線暗号・共通鍵暗号 AES・ハッシュ関数・乱数生成等のハードウェア実装をアクセス制御付きで提供する SCU を搭載した ASIC チップは既に存在している．本稿では，集約署名方式の署名生成機能を追加した新たな SCU の研究開発と，それを搭載したチップの FPGA 実装につき報告する．またこの SCU 搭載チップを活用した集約署名方式のモデルシステムの構成と評価について報告する．, Secure Cryptographic Unit (SCU) consists of a hardware cryptographic engine and an access control mechanism for the engine, and is a root of trust that can be mounted on semiconductor chips such as microcontrollers and system-on-chips (SoCs) that constitute the end nodes of IoT systems, etc. There already exist ASIC chips equipped with SCU that provides hardware implementation of elliptic curve cryptography, AES, hash function, random number generator, etc. In this paper, we report on an SCU with a new function for generating signatures in the aggregate signature scheme and the FPGA implementation of the chip with this SCU. In addition, we report on the configuration and evaluation of a model system for Aggregate Signature Schemes that utilizes the SCU-equipped chip.},
 title = {集約署名方式の署名生成ハードウェアを内蔵するセキュア暗号ユニットSCUとその FPGA実装},
 year = {2023}
}