Item type |
SIG Technical Reports(1) |
公開日 |
2023-07-17 |
タイトル |
|
|
タイトル |
深層学習モデルにおけるクラスタリングスコアを用いた非プロファイル型サイドチャネル攻撃(2)暗号文を学習したモデルを用いた対策ハードウェア実装AESに対する攻撃 |
タイトル |
|
|
言語 |
en |
|
タイトル |
Non-profiled Side-Channel Attacks by using Clustering Scores in Deep Learning model (2) Attacks by using Models to Predict Ciphertext against Hardware-implemented AES with Countermeasures |
言語 |
|
|
言語 |
jpn |
キーワード |
|
|
主題Scheme |
Other |
|
主題 |
HWS |
資源タイプ |
|
|
資源タイプ識別子 |
http://purl.org/coar/resource_type/c_18gh |
|
資源タイプ |
technical report |
著者所属 |
|
|
|
立命館大学理工学研究科 |
著者所属 |
|
|
|
立命館大学理工学部 |
著者所属 |
|
|
|
立命館大学理工学部 |
著者所属(英) |
|
|
|
en |
|
|
Graduate School of Science and Engineering, Ritsumeikan University |
著者所属(英) |
|
|
|
en |
|
|
Department of Science and Engineering, Ritsumeikan University |
著者所属(英) |
|
|
|
en |
|
|
Department of Science and Engineering, Ritsumeikan University |
著者名 |
福田, 悠太
吉田, 康太
藤野, 毅
|
著者名(英) |
Yuta, Fukuda
Kota, Yoshida
Takeshi, Fujino
|
論文抄録 |
|
|
内容記述タイプ |
Other |
|
内容記述 |
SCIS2023 にて,オートエンコーダ (auto encoder, AE) の潜在変数におけるクラスタ解析を使った非プロファイル型サイドチャネル攻撃を提案し,ソフトウェア実装 AES に対してすべての鍵を取得可能であり,従来の差分深層学習解析 (differential deep-learning analysis, DDLA) よりも計算コストを大幅に低減できることを報告した.また,この手法をハードウェア実装 AES に適用した結果を本稿の前編にて報告した.一方で,サイドチャネル攻撃対策が施された AES に対しては全鍵の窃取が DDLA よりも多くのは係数を必要とするという問題点があった.本稿では,クラスタ解析を使ったサイドチャネル攻撃の拡張手法を提案する.サイドチャネル攻撃対策が施された AES に対して攻撃するために教師あり学習を,ハードウェア実装 AES に対して攻撃するためにマルチタスク学習を導入する.実験では,サイドチャネル攻撃対策が施されていない AES 回路及び RSM, MAO, WDDL 対策が施された AES 回路に対して攻撃評価を実施した.提案手法を用いることで計算コストを抑えながらすべての鍵を窃取できたことを報告する. |
論文抄録(英) |
|
|
内容記述タイプ |
Other |
|
内容記述 |
In SCIS2023, we proposed a non-profiled side-channel attack (SCA) using cluster analysis on latent variables of auto encoder (AE) and reported that it can significantly reduce the computational cost compared to a differential deep-learning analysis (DDLA). On the other hand, it is difficult to reveal all keys for AES with SCA countermeasures. In this paper, we propose an extended method of side-channel attacks using cluster analysis. We introduce supervised learning to attack AES with SCA countermeasures and multi-task learning to attack hardware-implemented AES. In our experiments, we evaluated attacks on ASIC-implemented AES circuits without SCA countermeasures and with RSM countermeasures, and FPGA-implemented AES circuits with MAO countermeasures and with WDDL countermeasures. We report that all key bytes could be revealed using the proposed method while significantly reducing the computation cost compared to DDLA. |
書誌レコードID |
|
|
収録物識別子タイプ |
NCID |
|
収録物識別子 |
AA11235941 |
書誌情報 |
研究報告コンピュータセキュリティ(CSEC)
巻 2023-CSEC-102,
号 19,
p. 1-6,
発行日 2023-07-17
|
ISSN |
|
|
収録物識別子タイプ |
ISSN |
|
収録物識別子 |
2188-8655 |
Notice |
|
|
|
SIG Technical Reports are nonrefereed and hence may later appear in any journals, conferences, symposia, etc. |
出版者 |
|
|
言語 |
ja |
|
出版者 |
情報処理学会 |