@techreport{oai:ipsj.ixsq.nii.ac.jp:00225549,
 author = {東, 良輔 and 田中, 友章 and 田中, 秀太朗 and 加藤, 倫也 and 田中, 清史 and 長名, 保範 and 三好, 健文 and 多田, 十兵衛 and 中條, 拓伯},
 issue = {42},
 month = {Mar},
 note = {本稿ではシミュレータで検証可能なベクトルレジスタ共有機構のプロトタイプを実現した．実装は 64bit の RISC-V プロセッサである CVA6 およびそのコプロセッサの Ara を拡張することで行い，評価対象のアクセラレータとして行列乗算および畳み込み演算のためのアクセラレータを実装した．また，比較のために汎用レジスタをアクセラレータと共有する「汎用レジスタ共有機構」の実装も行った．行列サイズ 256×256 の整数行列乗算プログラム，整数畳み込み演算プログラムにおいて，ベクトルレジスタ共有機構を用いることで O3 最適化を行った場合に比べてそれぞれ 66.3 倍，12.2 倍の高速化を達成した．この結果について考察し，ベクトルレジスタ共有機構の展望と，さらなる課題について議論する．},
 title = {シミュレーションによるベクトルレジスタ共有機構の評価},
 year = {2023}
}