@techreport{oai:ipsj.ixsq.nii.ac.jp:00225411,
 author = {小島, 拓也 and 亀井, 愛佳 and 矢内, 洋祐 and 天野, 英晴 and 久我, 守弘 and 飯田, 全広},
 issue = {24},
 month = {Mar},
 note = {Society5.0 時代で重要視される MEC (Multi-Access Edge Computing) では，エッジデバイスとクラウドサーバの中間にエッジサーバを配置し，データの機密性向上，計算処理や通信の低遅延化が期待されている．こうしたエッジサーバでは，高スループット性，処理時間の予測可能性および低消費電力性が求められており，従来の汎用プロセッサを中心とする汎用サーバに変わり，FPGA などの再構成可能ハードウェアを用いたヘテロジニアスな計算機システムの利用が必要である．SLMLET は RISC-V コアと SLM 再構成ロジックで構成される SoC (Syctem-on-a-Chip) で，こうした用途を想定し開発が進められている．本研究では，昨年テープアウトされた SLMLET を効率的にテストおよび評価するための環境構築を行い，チップの機能検証と動作条件の測定を自動化した．電源電圧や動作周波数，テストベクタなど合計 10000 を超える測定条件に関して，手動の操作を挟むことなく測定することに成功した．評価結果によれば，テープアウトされた SLMLET チップの RISC-V コア部は 120MHz 動作時に 0.56V で動作可能であることがわかった．},
 title = {Jupyter Notebookを介したRISC-V SoC向け実機テスト環境の構築},
 year = {2023}
}