Tensorコアによる単精度行列積エミュレーションの自動精度選択を用いた量子回路シミュレーション

• Item type: SIG Technical Reports(1)
• 公開日: 2023-03-09
• タイトル: Tensorコアによる単精度行列積エミュレーションの自動精度選択を用いた量子回路シミュレーション
• 言語: jpn
• キーワード / 主題Scheme: Other
• キーワード / 主題: シミュレーション
• 資源タイプ / 資源タイプ識別子: http://purl.org/coar/resource_type/c_18gh
• 資源タイプ: technical report
• 著者所属: 東京工業大学
• 著者所属: 京都大学
• 著者所属: 京都大学
• 著者所属: 東京工業大学
• 著者名: 大友, 広幸; 真鍋, 秀隆; 原田, 健自; 横田, 理央
• 著者名(英): Hiroyuki, Ootomo; Hidetaka, Manabe; Kenji, Harada; Rio, Yokota
• 論文抄録 / 内容記述タイプ: Other
• 論文抄録 / 内容記述: テンソルネットワーク縮約を用いた量子回路シミュレーションでは，テンソル縮約を行う TTGT アルゴリズムにより，その主たる計算は単精度行列積となる．NVIDIA Tensor コアは混合精度行列積和演算回路であり，積を計算する行列は低精度（FP16，TF32），内部計算と出力を単精度とする．Tensor コアを単純に用い単精度行列積を計算する場合，入力行列を低精度へ変換することから，最終的な計算精度が劣化する．この精度の劣化を補正する単精度行列積エミュレーションを手法では，TF32 入力の Tensor コアでは完全な単精度エミュレーションが可能であるのに対し，FP16 入力の Tensor コアを用いた場合ではサポートされる指数部範囲が FP16 と同等に限定される．一方で FP16 Tensor コアを用いることで TF32 Tensor コアを用いた場合より高い計算性能を得られ，ここにトレードオフが存在する．本研究では，行列積において積を計算する行列の指数部分布を積計算の直前に解析し，これを用いて Tensor コアの入力精度を切り替え，可能な範囲で FP16 Tensor コアを使用する手法を提案する．これにより量子超越性検証で用いられるランダム量子回路サンプリングでは，ベースラインと比較して矩形回路では最大 1.86 倍，Google Sycamore 回路では 1.45 倍の高速化を達成した．
• 書誌レコードID / 収録物識別子タイプ: NCID
• 書誌レコードID / 収録物識別子: AN10463942
• 書誌情報: 研究報告ハイパフォーマンスコンピューティング（HPC）; 巻 2023-HPC-188, 号 6, p. 1-8, 発行日 2023-03-09
• ISSN / 収録物識別子タイプ: ISSN
• ISSN / 収録物識別子: 2188-8841
• Notice: SIG Technical Reports are nonrefereed and hence may later appear in any journals, conferences, symposia, etc.
• 出版者 / 言語: ja
• 出版者: 情報処理学会