ログイン 新規登録
言語:

WEKO3

  • トップ
  • ランキング
To
lat lon distance
To

Field does not validate



インデックスリンク

インデックスツリー

メールアドレスを入力してください。

WEKO

One fine body…

WEKO

One fine body…

アイテム

  1. 研究報告
  2. システムとLSIの設計技術(SLDM)
  3. 2022
  4. 2022-SLDM-200

遅延検査容易化設計を用いるPUF回路の周囲温度による動作性能調査

https://ipsj.ixsq.nii.ac.jp/records/222447
https://ipsj.ixsq.nii.ac.jp/records/222447
171229ab-29d7-45d3-a0b1-51608161348b
名前 / ファイル ライセンス アクション
IPSJ-SLDM22200028.pdf IPSJ-SLDM22200028.pdf (1.8 MB)
Copyright (c) 2022 by the Institute of Electronics, Information and Communication Engineers This SIG report is only available to those in membership of the SIG.
SLDM:会員:¥0, DLIB:会員:¥0
Item type SIG Technical Reports(1)
公開日 2022-11-21
タイトル
タイトル 遅延検査容易化設計を用いるPUF回路の周囲温度による動作性能調査
タイトル
言語 en
タイトル On the Performance Evaluation of a PUF Circuit Using the Delay Testable Circuit under Temperature Effects
言語
言語 jpn
キーワード
主題Scheme Other
主題 高信頼LSI設計と評価
資源タイプ
資源タイプ識別子 http://purl.org/coar/resource_type/c_18gh
資源タイプ technical report
著者所属
徳島大学大学院創成科学研究科電気電子システムコース
著者所属
徳島大学大学院社会産業理工学研究部
著者所属
徳島大学大学院社会産業理工学研究部
著者所属(英)
en
Graduate School of Advanced Technology and Science, Tokushima University
著者所属(英)
en
Graduate School of Technology, Industrial and Social Sciences, Tokushima University
著者所属(英)
en
Graduate School of Technology, Industrial and Social Sciences, Tokushima University
著者名 大濱, 瑛祐

× 大濱, 瑛祐

大濱, 瑛祐

Search repository
四柳, 浩之

× 四柳, 浩之

四柳, 浩之

Search repository
橋爪, 正樹

× 橋爪, 正樹

橋爪, 正樹

Search repository
著者名(英) Eisuke, Ohama

× Eisuke, Ohama

en Eisuke, Ohama

Search repository
Hiroyuki, Yotsuyanagi

× Hiroyuki, Yotsuyanagi

en Hiroyuki, Yotsuyanagi

Search repository
Masaki, Hashizume

× Masaki, Hashizume

en Masaki, Hashizume

Search repository
論文抄録
内容記述タイプ Other
内容記述 本研究では,遅延検査容易化設計をセキュリティ技術としても機能させることを目的として,遅延検査容易化回路と PUF 回路を併用するための手法を提案している.過去に提案手法により生成した固有値は PUF として利用可能であることは確認している.しかし,周囲温度変動が提案回路を用いた PUF 回路の性能に影響があるかの調査は行われていない.そのため,異なる周囲温度のもとで試作 IC の実測を行い,生成した固有値の PUF 性能の調査を行った.その結果,一意性・安定性がともに高いことを確認した.また,生成した固有値に基づきチップ間での個体識別が可能であることも確認した.
論文抄録(英)
内容記述タイプ Other
内容記述 In this study, we have proposed a method to make the design-for-testability circuity function as a security mechanism by combining a delay testable circuit based on boundary scan design and a PUF (physically unclonable function) circuit. We have already confirmed that the unique values generated by the proposed circuit can be utilized as a PUF. However, it is not evaluated whether the proposed circuit can be available as a PUF under temperature variations. In this paper, we investigate the prototype IC under varying temperatures and evaluate the generated unique values for evaluating PUF performance. The results show that the proposed circuit has both high uniqueness and stability. We also confirmed the generated unique values can achieve the individual identification of chips.
書誌レコードID
収録物識別子タイプ NCID
収録物識別子 AA11451459
書誌情報 研究報告システムとLSIの設計技術(SLDM)

巻 2022-SLDM-200, 号 28, p. 1-6, 発行日 2022-11-21
ISSN
収録物識別子タイプ ISSN
収録物識別子 2188-8639
Notice
SIG Technical Reports are nonrefereed and hence may later appear in any journals, conferences, symposia, etc.
出版者
言語 ja
出版者 情報処理学会
戻る
0
views
See details
Views

Versions

Ver.1 2025-01-19 13:44:51.755828
Show All versions

Share

Mendeley Twitter Facebook Print Addthis

Cite as

エクスポート

OAI-PMH
  • OAI-PMH JPCOAR
  • OAI-PMH DublinCore
  • OAI-PMH DDI
Other Formats
  • JSON
  • BIBTEX

Confirm


Powered by WEKO3


Powered by WEKO3