@techreport{oai:ipsj.ixsq.nii.ac.jp:00222429,
 author = {横野, 智也 and 山部, 芳朗 and 田仲, 顕至 and 有川, 勇輝 and 石崎, 晃朗 and Tomoya, Yokono and Yoshiro, Yamabe and Kenji, Tanaka and Yuki, Arikawa and Teruaki, Ishizaki},
 issue = {10},
 month = {Nov},
 note = {近年，様々な情報処理基盤は性能及び効率を向上させるために，FPGA，GPU や ASIC を用いた特殊なアクセラレータで構成されるケースが増加している．本研究では複数の FPGA と CPU 間の通信及び複数 FPGA への非同期的な処理のオフロードのためにキューを用いた機構を提案する．本論文では，性能及びデータ転送効率を向上させるために，自律駆動 DMA エンジンを搭載した FPGA を含むシステムについて述べる．本システムでは 8 基の FPGA を備えるマシンを構築し，ソフトウェアスタックを含めた 1 基の FPGA の通信性能及び複数の FPGA 間の通信チェインの性能を評価した．1 基のFPGA において，PCIe の理論性能に対してDMA Read 及びDMA Write のバンド幅はそれぞれ 68.5%，62.2% に達し，従来手法と比較してそれぞれ最大約 11 倍，5 倍の性能向上を確認した．8 基の FPGA を用いた通信チェインでは，4MB のデータサイズの転送レイテンシは 3.7 ミリ秒であり，既存の DMA 手法と比較し半分以下のレイテンシであった．},
 title = {自律駆動DMAエンジンを搭載したFPGA演算システム},
 year = {2022}
}