| Item type |
SIG Technical Reports(1) |
| 公開日 |
2022-11-21 |
| タイトル |
|
|
タイトル |
自律駆動DMAエンジンを搭載したFPGA演算システム |
| タイトル |
|
|
言語 |
en |
|
タイトル |
FPGA-based Accelerators System with Autonomous DMA Engine |
| 言語 |
|
|
言語 |
jpn |
| キーワード |
|
|
主題Scheme |
Other |
|
主題 |
FPGAコンピューティング |
| 資源タイプ |
|
|
資源タイプ識別子 |
http://purl.org/coar/resource_type/c_18gh |
|
資源タイプ |
technical report |
| 著者所属 |
|
|
|
NTT ソフトウェアイノベーションセンタ |
| 著者所属 |
|
|
|
NTT ソフトウェアイノベーションセンタ(現：NTT コミュニケーションズ) |
| 著者所属 |
|
|
|
NTT 先端集積デバイス研究所 |
| 著者所属 |
|
|
|
NTT 先端集積デバイス研究所 |
| 著者所属 |
|
|
|
NTT ソフトウェアイノベーションセンタ |
| 著者所属(英) |
|
|
|
en |
|
|
NTT Software Innovation Center |
| 著者所属(英) |
|
|
|
en |
|
|
NTT Software Innovation Center (Current: NTT Communications) |
| 著者所属(英) |
|
|
|
en |
|
|
NTT Device Technology Laboratories |
| 著者所属(英) |
|
|
|
en |
|
|
NTT Device Technology Laboratories |
| 著者所属(英) |
|
|
|
en |
|
|
NTT Software Innovation Center |
| 著者名 |
横野, 智也
山部, 芳朗
田仲, 顕至
有川, 勇輝
石崎, 晃朗
|
| 著者名(英) |
Tomoya, Yokono
Yoshiro, Yamabe
Kenji, Tanaka
Yuki, Arikawa
Teruaki, Ishizaki
|
| 論文抄録 |
|
|
内容記述タイプ |
Other |
|
内容記述 |
近年，様々な情報処理基盤は性能及び効率を向上させるために，FPGA，GPU や ASIC を用いた特殊なアクセラレータで構成されるケースが増加している．本研究では複数の FPGA と CPU 間の通信及び複数 FPGA への非同期的な処理のオフロードのためにキューを用いた機構を提案する．本論文では，性能及びデータ転送効率を向上させるために，自律駆動 DMA エンジンを搭載した FPGA を含むシステムについて述べる．本システムでは 8 基の FPGA を備えるマシンを構築し，ソフトウェアスタックを含めた 1 基の FPGA の通信性能及び複数の FPGA 間の通信チェインの性能を評価した．1 基のFPGA において，PCIe の理論性能に対してDMA Read 及びDMA Write のバンド幅はそれぞれ 68.5%，62.2% に達し，従来手法と比較してそれぞれ最大約 11 倍，5 倍の性能向上を確認した．8 基の FPGA を用いた通信チェインでは，4MB のデータサイズの転送レイテンシは 3.7 ミリ秒であり，既存の DMA 手法と比較し半分以下のレイテンシであった． |
| 書誌レコードID |
|
|
収録物識別子タイプ |
NCID |
|
収録物識別子 |
AA11451459 |
| 書誌情報 |
研究報告システムとLSIの設計技術（SLDM）
巻 2022-SLDM-200,
号 10,
p. 1-6,
発行日 2022-11-21
|
| ISSN |
|
|
収録物識別子タイプ |
ISSN |
|
収録物識別子 |
2188-8639 |
| Notice |
|
|
|
SIG Technical Reports are nonrefereed and hence may later appear in any journals, conferences, symposia, etc. |
| 出版者 |
|
|
言語 |
ja |
|
出版者 |
情報処理学会 |
IPSJ-SLDM22200010.pdf (1.1 MB)
