組込み自己テストにおける複数ランダムパターンレジスタント縮退故障のシード生成法

• Item type: SIG Technical Reports(1)
• 公開日: 2022-11-21
• タイトル: 組込み自己テストにおける複数ランダムパターンレジスタント縮退故障のシード生成法
• タイトル / 言語: en
• タイトル: A Seed Generation Method for Multiple Random Pattern Resistant Stuck-at Faults in Built-In Self-Test
• 言語: jpn
• キーワード / 主題Scheme: Other
• キーワード / 主題: 高信頼LSIテスト技術
• 資源タイプ / 資源タイプ識別子: http://purl.org/coar/resource_type/c_18gh
• 資源タイプ: technical report
• 著者所属: 日本大学大学院生産工学研究科
• 著者所属: 日本大学生産工学部
• 著者所属: 京都産業大学情報理工学部
• 著者所属(英): en
• 著者所属(英): Graduate School of Industrial Technology Nihon University
• 著者所属(英): en
• 著者所属(英): College of Industrial Technology Nihon University
• 著者所属(英): en
• 著者所属(英): Faculty of Information Science and Engineering Kyoto Sangyo University
• 著者名: 三浦, 怜; 細川, 利典; 吉村, 正義
• 著者名(英): Rei, Miura; Toshinori, Hosokawa; Masayoshi, Yoshimura
• 論文抄録 / 内容記述タイプ: Other
• 論文抄録 / 内容記述: 近年の大規模集積回路における製造テストコストを削減するために，組込み自己テスト技術が広く用いられている．しかしながら，擬似ランダムパターンを用いてテストを行う組込み自己テストにおいては，ランダムパターンレジスタント故障の存在により完全な故障検出率を得ることが困難である．ランダムパターンレジスタント故障を検出するシードを効率的に生成する手法として，充足可能性問題を用いた単一故障 1 パスシード生成法が提案されている．しかしながら，単一故障を目標とした場合では完全な故障検出率を得るために多数のシードが必要になる可能性がある．完全な故障検出率を少数のシードで達成するために，擬似ブール最適化を用いた組込み自己テストにおける複数ランダムパターンレジスタント縮退故障のシード生成法を提案する．1 シード当たりの検出故障数を最大化することでシード数を削減する．ITC’99 ベンチマーク回路を用いた実験結果より，提案手法の有効性を示す．
• 論文抄録(英) / 内容記述タイプ: Other
• 論文抄録(英) / 内容記述: In recent years, Built-In Self-Test (BIST) techniques have been widely used to reduce manufacturing test cost in large-scale integrated circuits. However, it is difficult to achieve complete fault coverage in BIST, which uses pseudo-random test patterns, due to the presence of random pattern resistant faults. A one-pass seed generation method for a single target fault using satisfiability problem has been proposed as an efficient seed generation method. However, targeting a single fault might require many seeds to obtain complete fault coverage. We propose a seed generation method for multiple random pattern resistant stuck-at faults in BIST using pseudo-Boolean optimization to achieve complete fault coverage with the smaller number of seeds. The number of seeds is reduced by maximizing the number of detected faults per seed. Experimental results for ITC'99 benchmark circuits show that the prosed method is effective.
• 書誌レコードID / 収録物識別子タイプ: NCID
• 書誌レコードID / 収録物識別子: AA11451459
• 書誌情報: 研究報告システムとLSIの設計技術（SLDM）; 巻 2022-SLDM-200, 号 9, p. 1-6, 発行日 2022-11-21
• ISSN / 収録物識別子タイプ: ISSN
• ISSN / 収録物識別子: 2188-8639
• Notice: SIG Technical Reports are nonrefereed and hence may later appear in any journals, conferences, symposia, etc.
• 出版者 / 言語: ja
• 出版者: 情報処理学会