FPGA-SoMを用いたASIC試作チップ評価システムの構築

• Item type: SIG Technical Reports(1)
• 公開日: 2022-11-21
• タイトル: FPGA-SoMを用いたASIC試作チップ評価システムの構築
• タイトル / 言語: en
• タイトル: Development of ASIC Prototype Chip Evaluation System using FPGA-SoM
• 言語: jpn
• キーワード / 主題Scheme: Other
• キーワード / 主題: VLSI設計技術
• 資源タイプ / 資源タイプ識別子: http://purl.org/coar/resource_type/c_18gh
• 資源タイプ: technical report
• 著者所属: 弘前大学
• 著者所属: 東京工業大学
• 著者所属: 国立情報学研究所
• 著者所属(英): en
• 著者所属(英): Hirosaki University
• 著者所属(英): en
• 著者所属(英): Tokyo Institute of Technology
• 著者所属(英): en
• 著者所属(英): National Institute of Informatics
• 著者名: 今井, 雅; 吉瀬, 謙二; 米田, 友洋
• 著者名(英): Masashi, Imai; Kenji, Kise; Tomohiro, Yoneda
• 論文抄録 / 内容記述タイプ: Other
• 論文抄録 / 内容記述: ASIC 試作チップの評価には，各チップの仕様に基づいた評価システムが必要であり，汎用性に乏しい．本稿では，FPGA-SoM (System-on-Module) を利用した，汎用的な ASIC 試作チップ評価システムを提案する．提案システムの評価のため設計・製造した，手書き文字判定を行う MNIST AI チップについて紹介し，提案システムで評価した結果を示す．また，設計時に用いたシミュレーション用テストベンチ記述をそのままハードウェア化するハードウェアテストベンチを提案する．
• 論文抄録(英) / 内容記述タイプ: Other
• 論文抄録(英) / 内容記述: An ASIC prototype chip requires the corresponding evaluation system based on its specification, resulting in lack of versatility. In this paper, we propose a general ASIC prototype chip evaluation system using FPGA-SoM. An MNIST AI chip which recognizes handwritten digit characters is designed and manufactured for the evaluation of the developed system. We also propose a hardware testbench concept in which the testbench descrptions are directly translated into hardware.
• 書誌レコードID / 収録物識別子タイプ: NCID
• 書誌レコードID / 収録物識別子: AA11451459
• 書誌情報: 研究報告システムとLSIの設計技術（SLDM）; 巻 2022-SLDM-200, 号 1, p. 1-6, 発行日 2022-11-21
• ISSN / 収録物識別子タイプ: ISSN
• ISSN / 収録物識別子: 2188-8639
• Notice: SIG Technical Reports are nonrefereed and hence may later appear in any journals, conferences, symposia, etc.
• 出版者 / 言語: ja
• 出版者: 情報処理学会