@techreport{oai:ipsj.ixsq.nii.ac.jp:00220331,
 author = {徐, 浩豊 and 細川, 利典 and 吉村, 正義 and 新井, 雅之 and Haofeng, Xu and Toshirori, Hosokawa and Masayoshi, Yoshimura and Masayuki, Arai},
 issue = {18},
 month = {Oct},
 note = {近年，VLSI のテストコスト増大に伴い，テストパターン数の削減が重要になっている．そのため，テスト並列化を考慮したテスト容易化設計を適用することが重要である．データパス中のハードウェア要素の並列テストを最適化するために，レジスタ転送レベルでのコントローラの制御信号のドントケア (X) の論理値割当て問題を疑似ブール最適化 (Pseudo Boolean Optimization：PBO) 問題として定式化する手法が提案されている．小規模な高位合成ベンチマーク回路に対しては，テストパターン数が削減されていることが示されている．しかしながら，制御信号中の X 数が増大すると，現実的な時間で解を得ることは困難である．本論文では，必要なテストパターン数が支配的である演算器の並列テストに着目し，できる限り多数の演算器の並列テストを実行可能で，かつできる限りテストに使用する状態遷移数を削減するヒューリスティックアルゴリズムを提案する．, In recent years, with the increase in test cost for VLSIs, it has been important to reduce the number of test patterns. Test compaction methods have been proposed to reduce the number of test patterns. Therefore, it is important to apply design-for-testability considering concurrent testing. A method such that a logic value assignment problem of don't cares (X) for controllers at register transfer level was formulated as pseudo-Boolean optimization problem to optimize concurrent testing for hardware elements in data-paths was proposed. The method showed that the number of test patterns was reduced for small high-level synthesis benchmark circuits. However, as the number of Xs in the control signal increases, it is difficult to obtain a solution in reasonable time. In this paper, we focus on concurrent testing of operational units whose number of required test patterns is dominant, and propose a heuristic algorithm that can perform concurrent testing of as many operational units as possible and reduce the number of state transitions used for testing as much as possible.},
 title = {並列テストのためのコントローラの制御信号のドントケア割当てアルゴリズム},
 year = {2022}
}