{"metadata":{"_oai":{"id":"oai:ipsj.ixsq.nii.ac.jp:00220316","sets":["1164:1579:10818:11010"]},"path":["11010"],"owner":"44499","recid":"220316","title":["動画像を入力とした深度推定のHW/SW協調設計によるFPGAベースの高速化手法"],"pubdate":{"attribute_name":"公開日","attribute_value":"2022-10-04"},"_buckets":{"deposit":"565c8eb1-0153-4512-bda8-5b706e767a3f"},"_deposit":{"id":"220316","pid":{"type":"depid","value":"220316","revision_id":0},"owners":[44499],"status":"published","created_by":44499},"item_title":"動画像を入力とした深度推定のHW/SW協調設計によるFPGAベースの高速化手法","author_link":["576029","576030"],"item_titles":{"attribute_name":"タイトル","attribute_value_mlt":[{"subitem_title":"動画像を入力とした深度推定のHW/SW協調設計によるFPGAベースの高速化手法"}]},"item_keyword":{"attribute_name":"キーワード","attribute_value_mlt":[{"subitem_subject":"FPGA・GPU","subitem_subject_scheme":"Other"}]},"item_type_id":"4","publish_date":"2022-10-04","item_4_text_3":{"attribute_name":"著者所属","attribute_value_mlt":[{"subitem_text_value":"東京大学"},{"subitem_text_value":"東京大学"}]},"item_4_text_4":{"attribute_name":"著者所属(英)","attribute_value_mlt":[{"subitem_text_value":"The University of Tokyo","subitem_text_language":"en"},{"subitem_text_value":"The University of Tokyo","subitem_text_language":"en"}]},"item_language":{"attribute_name":"言語","attribute_value_mlt":[{"subitem_language":"jpn"}]},"item_publisher":{"attribute_name":"出版者","attribute_value_mlt":[{"subitem_publisher":"情報処理学会","subitem_publisher_language":"ja"}]},"publish_status":"0","weko_shared_id":-1,"item_file_price":{"attribute_name":"Billing file","attribute_type":"file","attribute_value_mlt":[{"url":{"url":"https://ipsj.ixsq.nii.ac.jp/record/220316/files/IPSJ-ARC22250003.pdf","label":"IPSJ-ARC22250003.pdf"},"date":[{"dateType":"Available","dateValue":"2024-10-04"}],"format":"application/pdf","billing":["billing_file"],"filename":"IPSJ-ARC22250003.pdf","filesize":[{"value":"1.5 MB"}],"mimetype":"application/pdf","priceinfo":[{"tax":["include_tax"],"price":"660","billingrole":"5"},{"tax":["include_tax"],"price":"330","billingrole":"6"},{"tax":["include_tax"],"price":"0","billingrole":"16"},{"tax":["include_tax"],"price":"0","billingrole":"44"}],"accessrole":"open_date","version_id":"4703d366-20ef-4f9e-a4ab-7896a6db098b","displaytype":"detail","licensetype":"license_note","license_note":"Copyright (c) 2022 by the Information Processing Society of Japan"}]},"item_4_creator_5":{"attribute_name":"著者名","attribute_type":"creator","attribute_value_mlt":[{"creatorNames":[{"creatorName":"橋本, 信歩"}],"nameIdentifiers":[{}]},{"creatorNames":[{"creatorName":"高前田, 伸也"}],"nameIdentifiers":[{}]}]},"item_4_source_id_9":{"attribute_name":"書誌レコードID","attribute_value_mlt":[{"subitem_source_identifier":"AN10096105","subitem_source_identifier_type":"NCID"}]},"item_4_textarea_12":{"attribute_name":"Notice","attribute_value_mlt":[{"subitem_textarea_value":"SIG Technical Reports are nonrefereed and hence may later appear in any journals, conferences, symposia, etc."}]},"item_resource_type":{"attribute_name":"資源タイプ","attribute_value_mlt":[{"resourceuri":"http://purl.org/coar/resource_type/c_18gh","resourcetype":"technical report"}]},"item_4_source_id_11":{"attribute_name":"ISSN","attribute_value_mlt":[{"subitem_source_identifier":"2188-8574","subitem_source_identifier_type":"ISSN"}]},"item_4_description_7":{"attribute_name":"論文抄録","attribute_value_mlt":[{"subitem_description":"動画像を元に三次元情報を再構築するというタスクは，ロボットやドローンの自律走行のためのナビゲーションや拡張現実（AR），3D モデリングなど幅広いアプリケーションで用いられるため，特に注目されている．このタスクでは，動画像処理特有の処理や DNN（Deep Neural Network）を組み合わせて処理を行うことが多い．近年の深層学習の発展によって精度が向上してきた一方，深層学習の計算回数が多いことが原因で，速度の低下や消費電力の増加に繋がっている．DNN を高速化するためのドメイン特化のハードウェアアクセラレータは存在するが，動画像処理特有の処理と DNN が交互に実行されるようなアプリケーションの全体の処理を高速化するのは容易ではない．そのため，低消費電力の組み込み環境においてこのような複雑な処理を高速化するためには，FPGA を用いた end-to-end のアプローチが必要となる．本稿では三次元空間の再構成に用いられる DNN ベースの深度推定手法の一つである DeepVideoMVS を用いた FPGA ベースの新しい高速化手法を提案する．そこで，その手法固有の特性に合わせて，最近の SoC FPGA 上の PL（Programmable Logic）と CPU のような異種のコンポーネントを適切に利用するための HW/SW 協調設計を用いる．ハードウェア実装するのに適していない演算もあるため，ソフトウェア実装を行う演算を決める必要がある．このとき，各演算の回数やメモリアクセスのパターンを分析し，ハードウェア実装の容易さとハードウェアによって期待される高速化の度合いという包括的な側面を考慮する．さらに，ハードウェア実装とソフトウェア実装は互いの実行レイテンシーを隠蔽するために，PL と CPU が並列に協調して動作するように実行される．提案したアクセラレータを FPGA ボード上に実装した結果，提案手法では精度の低下を最小限に抑えて，ソフトウェアのみの実装と比べて 60.2 倍の高速化を達成することができた．","subitem_description_type":"Other"}]},"item_4_biblio_info_10":{"attribute_name":"書誌情報","attribute_value_mlt":[{"bibliographicPageEnd":"11","bibliographic_titles":[{"bibliographic_title":"研究報告システム・アーキテクチャ（ARC）"}],"bibliographicPageStart":"1","bibliographicIssueDates":{"bibliographicIssueDate":"2022-10-04","bibliographicIssueDateType":"Issued"},"bibliographicIssueNumber":"3","bibliographicVolumeNumber":"2022-ARC-250"}]},"relation_version_is_last":true,"weko_creator_id":"44499"},"id":220316,"updated":"2025-01-19T14:36:24.286449+00:00","links":{},"created":"2025-01-19T01:20:21.691595+00:00"}