最大安定集合問題に基づく断熱論理回路の回路規模縮小

• Item type: Symposium(1)
• 公開日: 2022-08-24
• タイトル: 最大安定集合問題に基づく断熱論理回路の回路規模縮小
• タイトル / 言語: en
• タイトル: Circuit size reduction of adiabatic logic circuits based on the maximum stable set problem
• 言語: jpn
• キーワード / 主題Scheme: Other
• キーワード / 主題: 回路設計
• 資源タイプ / 資源タイプ識別子: http://purl.org/coar/resource_type/c_5794
• 資源タイプ: conference paper
• 著者所属: 北陸先端科学技術大学院大学
• 著者所属: 北陸先端科学技術大学院大学
• 著者所属(英): en
• 著者所属(英): Japan Advanced Institute of Science and Technology
• 著者所属(英): en
• 著者所属(英): Japan Advanced Institute of Science and Technology
• 著者名: 潮田, 裕也; 金子, 峰雄
• 著者名(英): Yuya, Ushioda; Mineo, Kaneko
• 論文抄録 / 内容記述タイプ: Other
• 論文抄録 / 内容記述: 断熱論理回路は，超低消費電力の半導体集積回路を実現する手段の 1 つである．本論文では，断熱論理回路の中でも比較的単純な構造で，優れた消費電力性能を持つ Two-Level Adiabatic Logic（2LAL）の設計最適化について述べる．2LAL は，信号のタイミング同期化のために多くのハードウェア（バッファ回路）が必要であり，実用上の課題になる．本論文では，完全パイプライン化された 2LAL において，バッファ数を削減する「早期消去計算」技術に注目し，ハードウェア量削減を最大化する早期消去計算最適化のための ILP アプローチを提案する．まず，このハードウェア量削減の最大化問題を安定集合問題として定式化し，その ILP 定式化を導出する．さらに，設計者に多様な設計オプションを提供するために，ILP に基づく最適化に消費電力の項を含めることで多目的最適化問題としてアプローチを拡張する．提案手法の優位性，および多目的最適化により得られるハードウェア量と消費電力の関係を ISCAS-85 ベンチマーク回路を用いて評価した結果を報告する．
• 論文抄録(英) / 内容記述タイプ: Other
• 論文抄録(英) / 内容記述: Adiabatic logic circuit is one of the challenging solutions for ultra-low power circuits. Among various asymptotically adiabatic or quasi-adiabatic logic families, Two-Level Adiabatic Logic (2LAL) circuit has a relatively simple structure and an excellent low-power performance compared with the other adiabatic logic families, but its pipeline implementation needs a large number of timing buffers for “Decomputation”. In this report, focusing on the technique named “Early Decomputation” for reducing timing buffers, we proposes an ILP approach to the optimization of Early Decomputation for maximizing buffer reduction. At first, we show that our buffer reduction problem (constrained version) can be reduced into “Stable Set” problem, and derive its ILP formulation. The approach is then extended by involving the reduction of power consumption in the objective of the optimization. The superiority of the proposed method and the relationship between hardware quantity and power consumption obtained from multi-objective optimization are evaluated using ISCAS-85 benchmark circuits.
• 書誌情報: DAシンポジウム2022論文集; 巻 2022, p. 234-241, 発行日 2022-08-24
• 出版者 / 言語: ja
• 出版者: 情報処理学会