| Item type |
Symposium(1) |
| 公開日 |
2022-08-24 |
| タイトル |
|
|
タイトル |
オープンソース集積回路設計に向けたオープンソースキャラクタライザ |
| タイトル |
|
|
言語 |
en |
|
タイトル |
Open-source library characterizer for open-source VLSI design |
| 言語 |
|
|
言語 |
jpn |
| キーワード |
|
|
主題Scheme |
Other |
|
主題 |
回路設計支援 |
| 資源タイプ |
|
|
資源タイプ識別子 |
http://purl.org/coar/resource_type/c_5794 |
|
資源タイプ |
conference paper |
| 著者所属 |
|
|
|
早稲田大学大学院情報生産システム研究科 |
| 著者所属 |
|
|
|
福岡大学工学部 |
| 著者所属(英) |
|
|
|
en |
|
|
Graduate School of Information, Production and System, Waseda University |
| 著者所属(英) |
|
|
|
en |
|
|
Faculty of Engineering, Fukuoka University |
| 著者名 |
西澤, 真一
名倉, 徹
|
| 著者名(英) |
Shinichi, Nishizawa
Tohru, Nakura
|
| 論文抄録 |
|
|
内容記述タイプ |
Other |
|
内容記述 |
本稿では集積回路設計で利用するオープンなセルライブラリキャラクタライザについて報告する.近年オープンソース集積回路設計が活性化している.これらはオープンソース EDA に支えられているが,我々の調査した限りにおいて,オープンソースのキャラクタライザとして有力なものが提案されていない.そこで我々はオープンソースのキャラクタライザを開発する事によってセルライブラリのタイミング特性および電力特性の自動抽出を実現することで,設計者が設計したセルライブラリを利用したデジタル回路設計を可能にする. |
| 論文抄録(英) |
|
|
内容記述タイプ |
Other |
|
内容記述 |
We propose an open source-library characterizer for open-source silicon design. Recently, open-source silicon design has been attracts hobby designer, academies and industry. Open-source silicon design has been supported by many open-source EDA tools. However, in our knowledge, it lacks open-source library characterizer to extract timing information and power information of cell library. We designed a open source cell library characterizer to extract both timing information and power information of his/her own library cells and enable to use them in digital circuit design. |
| 書誌情報 |
DAシンポジウム2022論文集
巻 2022,
p. 77-82,
発行日 2022-08-24
|
| 出版者 |
|
|
言語 |
ja |
|
出版者 |
情報処理学会 |