@inproceedings{oai:ipsj.ixsq.nii.ac.jp:00219184,
 author = {阿南, 椋久 and 山下, 太一 and 土谷, 亮 and 井上, 敏之 and 岸根, 桂路 and Riku, Anan and Taichi, Yamashita and Akira, Tuchiya and Toshiyuki, Inoue and Keiji, Kishine},
 book = {DAシンポジウム2022論文集},
 month = {Aug},
 note = {集積回路のオープンソース化の動きが加速しており，オープンソースの EDA ツールや PDK が整備されつつある．これにともなって設計資産のオープン化も重要になると考えられる．我々はアナログ回路の自動設計や非熟練者による設計を容易にする技術として，すべての素子および配線を規格化されたブロックとしてレイアウト設計を行なうブロック方式設計を提案している．本論文では，ブロック方式設計をオープンなプロセスである Skywater130nm プロセスに適用した．素子および配線ブロックを適切に設計することにより，ブロック方式設計によって逐次比較型 AD コンバータの設計が可能であることを実証した．, Open-source IC design has appeared and some open-source EDA tools and open-source PDKs have been available. We proposed a layout framework called block-based design, which treats all elements and wires as blocks with standardized layout size. The block-based design skips LPE by using block model including parasitics. We expect that the block-based design is suitable for layout generation of analog circuits. On the other hand, block-based design has drawbacks such as area overhead, increase of parasitics, and modeling error. In this paper, we verify the impact of drawbacks by designing SAR-ADC in skywater 130-nm CMOS. Design experiment shows the drawbacks are in reasonable range compared to full-custom layout.},
 pages = {70--76},
 publisher = {情報処理学会},
 title = {オープンソースのアナログ回路自動設計に向けたブロック方式設計のSkywater 130nmプロセスによる実証},
 volume = {2022},
 year = {2022}
}