ログイン 新規登録
言語:

WEKO3

  • トップ
  • ランキング
To
lat lon distance
To

Field does not validate



インデックスリンク

インデックスツリー

メールアドレスを入力してください。

WEKO

One fine body…

WEKO

One fine body…

アイテム

  1. 研究報告
  2. システム・アーキテクチャ(ARC)
  3. 2022
  4. 2022-ARC-249

RISC-V MPおよびSLM再構成ロジックを混載した「SLMLET」チップの予備評価

https://ipsj.ixsq.nii.ac.jp/records/219000
https://ipsj.ixsq.nii.ac.jp/records/219000
25e87681-0914-495d-a83a-35f65955cdc5
名前 / ファイル ライセンス アクション
IPSJ-ARC22249011.pdf IPSJ-ARC22249011.pdf (1.4 MB)
Copyright (c) 2022 by the Institute of Electronics, Information and Communication Engineers This SIG report is only available to those in membership of the SIG.
ARC:会員:¥0, DLIB:会員:¥0
Item type SIG Technical Reports(1)
公開日 2022-07-20
タイトル
タイトル RISC-V MPおよびSLM再構成ロジックを混載した「SLMLET」チップの予備評価
タイトル
言語 en
タイトル Preliminary Evaluation of "SLMLET" Chip with Mixed RISC-V MP and SLM Reconfiguration Logic
言語
言語 jpn
キーワード
主題Scheme Other
主題 エッジコンピューティング基盤
資源タイプ
資源タイプ識別子 http://purl.org/coar/resource_type/c_18gh
資源タイプ technical report
著者所属
慶應義塾大学理工学部
著者所属
東京大学大学院情報理工学系研究科
著者所属
Dept. of ECE, National University of Singapore
著者所属
慶應義塾大学理工学部
著者所属
熊本大学大学院先端科学研究部
著者所属(英)
en
Dept. of ICS, Keio University
著者所属(英)
en
Graduate School of Information Science and Technology, The University of Tokyo
著者所属(英)
en
Dept. of ECE, National University of Singapore
著者所属(英)
en
Dept. of ICS, Keio University
著者所属(英)
en
Graduated School of Advanced Science and Technology, Kumamoto University
著者名 矢内, 洋祐

× 矢内, 洋祐

矢内, 洋祐

Search repository
小島, 拓也

× 小島, 拓也

小島, 拓也

Search repository
奥原, 颯

× 奥原, 颯

奥原, 颯

Search repository
天野, 英晴

× 天野, 英晴

天野, 英晴

Search repository
飯田, 全広

× 飯田, 全広

飯田, 全広

Search repository
著者名(英) Yosuke, Yanai

× Yosuke, Yanai

en Yosuke, Yanai

Search repository
Takuya, Kojima

× Takuya, Kojima

en Takuya, Kojima

Search repository
Hayate, Okuhara

× Hayate, Okuhara

en Hayate, Okuhara

Search repository
Hideharu, Amano

× Hideharu, Amano

en Hideharu, Amano

Search repository
Masahiro, Iida

× Masahiro, Iida

en Masahiro, Iida

Search repository
論文抄録
内容記述タイプ Other
内容記述 近年,IoT エッジデバイスにおける処理能力の更なる向上が進んでいる.そこで,FPGA と CPU の混載 SoC というソリューションが注目を集めている.従来の面積・消費電力共に大きなハイエンド混載 SoC ではなく,比較的小型のマイクロプロセッサと組込み FPGA IP である eFPGA (Embedded FPGA) を組み合わせた小型・低消費電力な混載 SoC は既にソリューションとして有効であることが確認されている.我々はこれを踏まえて,熊本大学が開発した SLM (Scalable Logic Module) 再構成ロジックとRISC-V CPU,SRAM および外部 I/F を混載した新たな小型・低消費電力な IoT エッジデバイス向け SoC,SLMLET を開発している.SLM には構成情報量が小さくロジックセルが小型である特徴があり,また RISC-V CPU は小型でオープンソースな実装が多数存在することが特徴である.本稿ではこの SLMLET チップの紹介を行い,および製造前の評価としてチップ間の高速インターフェースとして採用した Hyperbus による SLMLET 間の DMA 転送性能評価を行った.その結果,Hyperbus コントローラを論理合成時の想定速度である 50MHz で動作させた際,1024 バイト以上の転送においてバスの理論値の 90% 以上,またコントローラがサポートしている最大サイズである 65535 バイトの転送においては理論値の 99.9% 以上となる 799.4Mbps が達成できることを確認した.
書誌レコードID
収録物識別子タイプ NCID
収録物識別子 AN10096105
書誌情報 研究報告システム・アーキテクチャ(ARC)

巻 2022-ARC-249, 号 11, p. 1-6, 発行日 2022-07-20
ISSN
収録物識別子タイプ ISSN
収録物識別子 2188-8574
Notice
SIG Technical Reports are nonrefereed and hence may later appear in any journals, conferences, symposia, etc.
出版者
言語 ja
出版者 情報処理学会
戻る
0
views
See details
Views

Versions

Ver.1 2025-01-19 14:57:33.819126
Show All versions

Share

Mendeley Twitter Facebook Print Addthis

Cite as

エクスポート

OAI-PMH
  • OAI-PMH JPCOAR
  • OAI-PMH DublinCore
  • OAI-PMH DDI
Other Formats
  • JSON
  • BIBTEX

Confirm


Powered by WEKO3


Powered by WEKO3