{"created":"2025-01-19T01:19:20.103908+00:00","updated":"2025-01-19T14:57:40.102818+00:00","metadata":{"_oai":{"id":"oai:ipsj.ixsq.nii.ac.jp:00218995","sets":["1164:1579:10818:10973"]},"path":["10973"],"owner":"44499","recid":"218995","title":["SRAMの電力/遅延シミュレータCACTIのCNFETへの対応"],"pubdate":{"attribute_name":"公開日","attribute_value":"2022-07-20"},"_buckets":{"deposit":"a23a7027-9c09-42b9-ae89-861bf43dbbd0"},"_deposit":{"id":"218995","pid":{"type":"depid","value":"218995","revision_id":0},"owners":[44499],"status":"published","created_by":44499},"item_title":"SRAMの電力/遅延シミュレータCACTIのCNFETへの対応","author_link":["570631","570633","570634","570629","570630","570632"],"item_titles":{"attribute_name":"タイトル","attribute_value_mlt":[{"subitem_title":"SRAMの電力/遅延シミュレータCACTIのCNFETへの対応"}]},"item_keyword":{"attribute_name":"キーワード","attribute_value_mlt":[{"subitem_subject":"新デバイス・新アルゴリズム","subitem_subject_scheme":"Other"}]},"item_type_id":"4","publish_date":"2022-07-20","item_4_text_3":{"attribute_name":"著者所属","attribute_value_mlt":[{"subitem_text_value":"電気通信大学"},{"subitem_text_value":"電気通信大学"},{"subitem_text_value":"東京大学"},{"subitem_text_value":"東京大学"},{"subitem_text_value":"電気通信大学"},{"subitem_text_value":"電気通信大学"}]},"item_language":{"attribute_name":"言語","attribute_value_mlt":[{"subitem_language":"jpn"}]},"item_publisher":{"attribute_name":"出版者","attribute_value_mlt":[{"subitem_publisher":"情報処理学会","subitem_publisher_language":"ja"}]},"publish_status":"0","weko_shared_id":-1,"item_file_price":{"attribute_name":"Billing file","attribute_type":"file","attribute_value_mlt":[{"url":{"url":"https://ipsj.ixsq.nii.ac.jp/record/218995/files/IPSJ-ARC22249006.pdf","label":"IPSJ-ARC22249006.pdf"},"date":[{"dateType":"Available","dateValue":"2024-07-20"}],"format":"application/pdf","billing":["billing_file"],"filename":"IPSJ-ARC22249006.pdf","filesize":[{"value":"1.5 MB"}],"mimetype":"application/pdf","priceinfo":[{"tax":["include_tax"],"price":"660","billingrole":"5"},{"tax":["include_tax"],"price":"330","billingrole":"6"},{"tax":["include_tax"],"price":"0","billingrole":"16"},{"tax":["include_tax"],"price":"0","billingrole":"44"}],"accessrole":"open_date","version_id":"f57ead06-501f-45fb-af29-1d3e958dd7ed","displaytype":"detail","licensetype":"license_note","license_note":"Copyright (c) 2022 by the Information Processing Society of Japan"}]},"item_4_creator_5":{"attribute_name":"著者名","attribute_type":"creator","attribute_value_mlt":[{"creatorNames":[{"creatorName":"関川, 栄一郎"}],"nameIdentifiers":[{}]},{"creatorNames":[{"creatorName":"三輪, 忍"}],"nameIdentifiers":[{}]},{"creatorNames":[{"creatorName":"ヨウ, ドウキン"}],"nameIdentifiers":[{}]},{"creatorNames":[{"creatorName":"塩谷, 亮太"}],"nameIdentifiers":[{}]},{"creatorNames":[{"creatorName":"八巻, 隼人"}],"nameIdentifiers":[{}]},{"creatorNames":[{"creatorName":"本多, 弘樹"}],"nameIdentifiers":[{}]}]},"item_4_source_id_9":{"attribute_name":"書誌レコードID","attribute_value_mlt":[{"subitem_source_identifier":"AN10096105","subitem_source_identifier_type":"NCID"}]},"item_4_textarea_12":{"attribute_name":"Notice","attribute_value_mlt":[{"subitem_textarea_value":"SIG Technical Reports are nonrefereed and hence may later appear in any journals, conferences, symposia, etc."}]},"item_resource_type":{"attribute_name":"資源タイプ","attribute_value_mlt":[{"resourceuri":"http://purl.org/coar/resource_type/c_18gh","resourcetype":"technical report"}]},"item_4_source_id_11":{"attribute_name":"ISSN","attribute_value_mlt":[{"subitem_source_identifier":"2188-8574","subitem_source_identifier_type":"ISSN"}]},"item_4_description_7":{"attribute_name":"論文抄録","attribute_value_mlt":[{"subitem_description":"CNFET はシリコン MOSFET を代替すると期待されている素子の 1 つであり，いずれは CNFET を用いてプロセッサ設計を行う時代が到来すると予想される．しかしながら，CNFET プロセッサの評価は専ら論理合成ツールなどに組み込まれた回路レベルのシミュレータを用いて行われており，アーキテクチャレベルの評価はほとんど行われていないのが現状である．CNFET プロセッサのアーキテクチャレベルの評価を行う際の課題の 1 つに，メモリ部分の評価がある．プロセッサのメモリ部分は一般に SRAM で構成されており，その評価には CACTI と呼ばれるアーキテクチャレベルの電力/遅延シミュレータが用いられる．ところが現在の CACTI はシリコン MOSFET を用いて構成した SRAM を前提としており，CNFET を用いて構成した SRAM の電力/遅延の見積りには使用できない．そこで本稿では，CACTI に変更を加え，CNFET を用いた SRAM の電力/遅延の見積りに対応できるようにする．具体的には，CNFET の SPICE モデルから CACTI の内部モデルで使用するパラメータを SPICE シミュレーションによって得ることで，CACTI に CNFET のテクノロジーモデルを追加した．また，今回追加したテクノロジーモデルの妥当性を検証するため，変更後の CACTI が出力する SRAM の読み出しと書き込みの動的消費エネルギー，リーク電力，遅延等を SPICE シミュレーションの結果と比較した．CNFET を用いたシングルエンド方式 SRAM のサブアレイについて評価した結果，我々が変更を加えた CACTI は，読み出しと書き込みの消費エネルギーを平均誤差 6.94%，4.07%，リーク電力を平均誤差 9.52% で見積り可能なことがわかった．また，同方式のローカル・ビットラインの遅延は平均誤差 14.09%，ダブルエンド方式のセルアレイのリーク電力は平均誤差4.25% で見積もることができた．","subitem_description_type":"Other"}]},"item_4_biblio_info_10":{"attribute_name":"書誌情報","attribute_value_mlt":[{"bibliographicPageEnd":"8","bibliographic_titles":[{"bibliographic_title":"研究報告システム・アーキテクチャ（ARC）"}],"bibliographicPageStart":"1","bibliographicIssueDates":{"bibliographicIssueDate":"2022-07-20","bibliographicIssueDateType":"Issued"},"bibliographicIssueNumber":"6","bibliographicVolumeNumber":"2022-ARC-249"}]},"relation_version_is_last":true,"weko_creator_id":"44499"},"id":218995,"links":{}}