@techreport{oai:ipsj.ixsq.nii.ac.jp:00218612,
 author = {小野, 哲史 and 守谷, 哲 and 菅家, 由佳 and 山本, 英明 and 弓仲, 康史 and 佐藤, 茂雄 and Satoshi, Ono and Satoshi, Moriya and Yuka, Kanke and Hideaki, Yamamoto and Yasushi, Yuminaka and Shigeo, Sato},
 issue = {42},
 month = {Jun},
 note = {多数決回路は複数の 0 または 1 の入力に対して多数を占める値を出力する回路である.多数決回路はバイナリニューラルネットワークやリザバーコンピューティングへの応用が可能である.多数決論理をアナログ回路実装した場合,入力数 N に対して約 4N 個のトランジスタのみで構成することができ,デジタル回路実装した場合よりも大幅に回路規模を削減できる.本研究では 0.18 µm CMOS 技術を用いて実装したアナログ多数決回路の測定を行い,N=11,101 の回路について正確に多数決動作が行われることを確認した., Majority logic circuit is a circuit whose output is the majority value of multiple binary inputs. It can be applied to binarized neural networks and reservoir computing. When majority logic is implemented in analog circuits, only about 4N transistors are needed for N inputs, and thus the circuit area is significantly reduced in comparison to a digital circuit implementation. In this study, we implemented analog majority logic circuits using 0.18 µm CMOS technology. We measured the circuits with N = 11 and 101 and confirmed that they properly operated.},
 title = {ニューラルネットワーク応用へ向けたアナログCMOS多数決回路のLSI実装},
 year = {2022}
}