再構成可能仮想アクセラレータ(ReVA) の実現に向けたキャッシュコヒーレントな相互接続規格の検討

• Item type: SIG Technical Reports(1)
• 公開日: 2022-01-17
• タイトル: 再構成可能仮想アクセラレータ(ReVA) の実現に向けたキャッシュコヒーレントな相互接続規格の検討
• タイトル / 言語: en
• タイトル: Preliminary evaluation of cache coherent interconnect for Reconfigurable Virtual Accelerator (ReVA)
• 言語: jpn
• キーワード / 主題Scheme: Other
• キーワード / 主題: HPC
• 資源タイプ / 資源タイプ識別子: http://purl.org/coar/resource_type/c_18gh
• 資源タイプ: technical report
• 著者所属: 東京農工大学工学部情報工学科
• 著者所属: 東京農工大学大学院工学府電子情報工学専攻
• 著者所属: 東京農工大学大学院工学研究院先端情報科学部門
• 著者所属(英): en
• 著者所属(英): Department of Computer and Information Sciences, Faculty of Engineering, Tokyo University of Agriculture and Technology
• 著者所属(英): en
• 著者所属(英): Department of Electronic and Information Engineering, Graduate School of Engineering, Tokyo University of Agriculture and Technology
• 著者所属(英): en
• 著者所属(英): Division of Advanced Information Technology and Computer Science, Institute of Engineering, Tokyo University of Agriculture and Technology
• 著者名: 前田, 依莉子; 照屋, 大地; 中條, 拓伯
• 著者名(英): Eriko, Maeda; Daichi, Teruya; Hironori, Nakajo
• 論文抄録 / 内容記述タイプ: Other
• 論文抄録 / 内容記述: 近年，HPC や AI などの演算処理において計算量やデータの大規模化が進み，そのハードウェアアクセラレーションにおいてリソース不足やアクセラレータ構成の複雑化が課題となっている．これに関連して，筆者ら は過去に再構成可能アクセラレータ ReVA (Reconfigurable Virtual Accelerator) の構想を発表したが，当時は DSM 構築のためのインターコネクトやコヒーレンス処理の実現が困難であった．これらの課題について，本稿では，キャッ シュコヒーレントなインターコネクト規格である CXL (Compute Express Link) に着目し，CXL を用いた ReVA を提案するとともに，その実現可能性を検討する．
• 論文抄録(英) / 内容記述タイプ: Other
• 論文抄録(英) / 内容記述: In recent years, the amount of computation and data in HPC, AI, and other computational processing has become increasingly large, and hardware acceleration has become an issue of insufficient resources and complex accelerator configurations. The authors have presented the concept of Reconfigurable Virtual Accelerator (ReVA) in the past. However, it was not easy to realize the interconnect and coherence processing for DSM implementation. In this paper, we focus on CXL (Compute Express Link), which is a cache-coherent interconnect standard. We propose ReVA again using CXL and study its feasibility.
• 書誌レコードID / 収録物識別子タイプ: NCID
• 書誌レコードID / 収録物識別子: AN10096105
• 書誌情報: 研究報告システム・アーキテクチャ（ARC）; 巻 2022-ARC-247, 号 26, p. 1-6, 発行日 2022-01-17
• ISSN / 収録物識別子タイプ: ISSN
• ISSN / 収録物識別子: 2188-8574
• Notice: SIG Technical Reports are nonrefereed and hence may later appear in any journals, conferences, symposia, etc.
• 出版者 / 言語: ja
• 出版者: 情報処理学会