少構成メモリ論理セルSLM向けテクノロジマッピングアルゴリズムの一検討

• Item type: SIG Technical Reports(1)
• 公開日: 2022-01-17
• タイトル: 少構成メモリ論理セルSLM向けテクノロジマッピングアルゴリズムの一検討
• タイトル / 言語: en
• タイトル: A Study on Technology Mapping Method for Scalable Logic Module
• 言語: jpn
• キーワード / 主題Scheme: Other
• キーワード / 主題: 再構成回路
• 資源タイプ / 資源タイプ識別子: http://purl.org/coar/resource_type/c_18gh
• 資源タイプ: technical report
• 著者所属: 熊本大学自然科学教育部
• 著者所属: 熊本大学自然科学教育部
• 著者所属: 九州工業大学大学院情報工学研究院
• 著者所属: 熊本大学大学院先端科学研究部
• 著者所属(英): en
• 著者所属(英): Graduate School of Science and Technology, Kumamoto University
• 著者所属(英): en
• 著者所属(英): Graduate School of Science and Technology, Kumamoto University
• 著者所属(英): en
• 著者所属(英): Kyushu Institute of Technology
• 著者所属(英): en
• 著者所属(英): Faculty of Advanced Science and Technology, Kumamoto University
• 著者名: 木内, 泉美; 中里, 優弥; 趙, 謙; 飯田, 全広
• 著者名(英): Izumi, Kiuchi; Yuya, Nakasato; Qian, Zhao; Masahiro, Iida
• 論文抄録 / 内容記述タイプ: Other
• 論文抄録 / 内容記述: FPGA（Field Programmable Gate Array）の論理セルとして広く用いられている LUT（Lookup Table）は任意の論理関数が実装可能である反面，入力数に応じてメモリが指数的に増加する．SLM（Scalable Logic Module）はシャノン展開を利用した階層構造をとり，同入力数の LUT より少構成メモリな論理セルである．しかし SLM は実装可能な論理関数に制約があるため，LUT に対しテクノロジマッピング後の論理セル数が増加する傾向がある．本研究では SLM に実装可能な論理関数の特徴に注目し，SLM に実装可能であり大域的にカバーが可能であるカット “iCut” を提案する．iCut とは，あるノードにおいて一方のファンインノードの自明なカットと，もう一方のファンインノードのカットである ???? − 1 入力カットをマージすることにより得られる ???? 入力カットである．本研究ではテクノロジマッピングにおいて，既存手法によるカット探索に加えて iCut によるカットの探索の二つを組み合わせたカットの探索を適用する．その結果，既存手法のカット探索に対し iCut によるカットの探索を組み合わせた手法では，論理セル数が最大で 7.8% 減少した．
• 論文抄録(英) / 内容記述タイプ: Other
• 論文抄録(英) / 内容記述: The LUT (Lookup Table) , which is widely used as the logic cell in FPGA (Field Programmable Gate Array）, can implement any logic function, but it has a drawback that its memory increases exponentially as the number of inputs increases. SLM (Scalable Logic Module) is a logic cell with a hierarchical structure using Shannon’s expansion, which saves memory compared to the LUT for the same number of inputs. However, SLMs tend to increase the number of logic cells after technology mapping compared to LUTs due to the limitation of implementable logic functions. In this study, we focus on the characteristics of logic functions that can be implemented in SLMs, and propose a cut “iCut” that can be implemented in SLMs and can be globally barred. The iCut is a ???? input cut obtained by merging the trivial cut of one fan-in node with the ???? − 1 input cut, which is the cut of another fan-in node at a node. In technology mapping, we combine the cut search of the proposed iCut with existing methods. As a result, the number of logical cells was reduced by up to 7.8% when compared with the existing method.
• 書誌レコードID / 収録物識別子タイプ: NCID
• 書誌レコードID / 収録物識別子: AN10096105
• 書誌情報: 研究報告システム・アーキテクチャ（ARC）; 巻 2022-ARC-247, 号 21, p. 1-6, 発行日 2022-01-17
• ISSN / 収録物識別子タイプ: ISSN
• ISSN / 収録物識別子: 2188-8574
• Notice: SIG Technical Reports are nonrefereed and hence may later appear in any journals, conferences, symposia, etc.
• 出版者 / 言語: ja
• 出版者: 情報処理学会