ログイン 新規登録
言語:

WEKO3

  • トップ
  • ランキング
To
lat lon distance
To

Field does not validate



インデックスリンク

インデックスツリー

メールアドレスを入力してください。

WEKO

One fine body…

WEKO

One fine body…

アイテム

  1. 研究報告
  2. システムとLSIの設計技術(SLDM)
  3. 2022
  4. 2022-SLDM-197

RTOS利用システムのフルハードウェア化における通信機能の実装

https://ipsj.ixsq.nii.ac.jp/records/216061
https://ipsj.ixsq.nii.ac.jp/records/216061
48fb8c4d-90be-4cd0-9e48-cd529b6c0bbe
名前 / ファイル ライセンス アクション
IPSJ-SLDM22197004.pdf IPSJ-SLDM22197004.pdf (1.8 MB)
Copyright (c) 2022 by the Institute of Electronics, Information and Communication Engineers This SIG report is only available to those in membership of the SIG.
SLDM:会員:¥0, DLIB:会員:¥0
Item type SIG Technical Reports(1)
公開日 2022-01-17
タイトル
タイトル RTOS利用システムのフルハードウェア化における通信機能の実装
タイトル
言語 en
タイトル Design of Inter-Task Communication Modules for Full Hardware Implementation of RTOS-Based Systems
言語
言語 jpn
キーワード
主題Scheme Other
主題 回路設計
資源タイプ
資源タイプ識別子 http://purl.org/coar/resource_type/c_18gh
資源タイプ technical report
著者所属
関西学院大学
著者所属
関西学院大学
著者所属(英)
en
Kwansei Gakuin University
著者所属(英)
en
Kwansei Gakuin University
著者名 篠原, 由季乃

× 篠原, 由季乃

篠原, 由季乃

Search repository
石浦, 菜岐佐

× 石浦, 菜岐佐

石浦, 菜岐佐

Search repository
著者名(英) Yukino, Shinohara

× Yukino, Shinohara

en Yukino, Shinohara

Search repository
Nagisa, Ishiura

× Nagisa, Ishiura

en Nagisa, Ishiura

Search repository
論文抄録
内容記述タイプ Other
内容記述 リアルタイムシステムの応答性能を向上させる手法として,大迫・六車らはタスク/ハンドラ等のカーネルオブジェクトと RTOS カーネルの機能全てをハードウェアで実装する手法を提案している.本稿では,六車が提案したハードウェア構成において RTOS の通信機能であるデータキューとメッセージバッファをハードウェア実装する.データキューは 1 モジュールで複数のデータキューを管理し,データの送信/受信だけでなく,データキューが空/満杯時のタスク待ち/待ち解除の処理も,タスクの実行管理を行うハードウェアと連携して高速に実行する.メッセージバッファに対する可変長データの授受は,タスクとサービスモジュールの間でバイトストリームを授受するレジスタを設けることにより可能にする.本手法に基づくデータキューとメッセージバッファをハードウェア実装した結果,データキューに対するデータの授受は 3 サイクル,メッセージバッファに対する n バイトデータの授受は n + 8 サイクル以内に実行できた.
論文抄録(英)
内容記述タイプ Other
内容記述 This paper presents hardware implementation of inter-task communication functions of RTOS, in the scheme where all the tasks/handlers along with all the RTOS services are implemented as hardware. Hardware modules for the data queue and the message buffer for Muguruma’s architecture are designed. The proposed data queue design maintains multiple data queues in a single module and processes send/receive operations including handling of task waiting and timeouts efficiently in cooperation with the hardware module to manage task execu- tion. The message buffer module also manages multiple message buffers and arranges the transfer of variable length message data via a dedicated register between the message buffer module and each task module. The designed data queue takes only 3 cycles for a send/receive operation, and the message buffer processes send/receive of a message of n bytes within n + 8 cycles.
書誌レコードID
収録物識別子タイプ NCID
収録物識別子 AA11451459
書誌情報 研究報告システムとLSIの設計技術(SLDM)

巻 2022-SLDM-197, 号 4, p. 1-6, 発行日 2022-01-17
ISSN
収録物識別子タイプ ISSN
収録物識別子 2188-8639
Notice
SIG Technical Reports are nonrefereed and hence may later appear in any journals, conferences, symposia, etc.
出版者
言語 ja
出版者 情報処理学会
戻る
0
views
See details
Views

Versions

Ver.1 2025-01-19 15:56:42.939143
Show All versions

Share

Mendeley Twitter Facebook Print Addthis

Cite as

エクスポート

OAI-PMH
  • OAI-PMH JPCOAR
  • OAI-PMH DublinCore
  • OAI-PMH DDI
Other Formats
  • JSON
  • BIBTEX

Confirm


Powered by WEKO3


Powered by WEKO3