ログイン 新規登録
言語:

WEKO3

  • トップ
  • ランキング
To
lat lon distance
To

Field does not validate



インデックスリンク

インデックスツリー

メールアドレスを入力してください。

WEKO

One fine body…

WEKO

One fine body…

アイテム

  1. 研究報告
  2. システムとLSIの設計技術(SLDM)
  3. 2021
  4. 2021-SLDM-196

SRAMの動作電圧引き下げによるニューラルネットワークの低電力化

https://ipsj.ixsq.nii.ac.jp/records/214019
https://ipsj.ixsq.nii.ac.jp/records/214019
12bbe863-c093-4136-a435-c08bc1efe56b
名前 / ファイル ライセンス アクション
IPSJ-SLDM21196010.pdf IPSJ-SLDM21196010.pdf (2.2 MB)
Copyright (c) 2021 by the Institute of Electronics, Information and Communication Engineers This SIG report is only available to those in membership of the SIG.
SLDM:会員:¥0, DLIB:会員:¥0
Item type SIG Technical Reports(1)
公開日 2021-11-24
タイトル
タイトル SRAMの動作電圧引き下げによるニューラルネットワークの低電力化
タイトル
言語 en
タイトル Low power neural network by reducing the operating voltage of SRAM
言語
言語 jpn
キーワード
主題Scheme Other
主題 低消費電力及びモデル検証
資源タイプ
資源タイプ識別子 http://purl.org/coar/resource_type/c_18gh
資源タイプ technical report
著者所属
千葉大学大学院融合理工学府
著者所属
千葉大学大学院工学研究院
著者所属(英)
en
Graduate School of Science and Engineering, Chiba University
著者所属(英)
en
Graduate School of Engineering, Chiba University
著者名 高津, 啓佑

× 高津, 啓佑

高津, 啓佑

Search repository
難波, 一輝

× 難波, 一輝

難波, 一輝

Search repository
著者名(英) Keisuke, Kozu

× Keisuke, Kozu

en Keisuke, Kozu

Search repository
Kazuteru, Namba

× Kazuteru, Namba

en Kazuteru, Namba

Search repository
論文抄録
内容記述タイプ Other
内容記述 機械学習の技術の進歩に伴い,ネットワークが複雑化し計算量が増加している.それに伴い,学習のプロセスにかかる計算時間や消費電力の増加が問題となっている.この問題を解決するためのアプローチとして,ニューラルネットワークのエラー耐性に注目が集まっている.ニューラルネットワークは多少の誤差を許容できるため,精度を犠牲に計算速度や消費電力の削減を行うことができる.そこで, 本論文では重みの保存に使用される SRAM の動作電圧を引き下げることで,回路全体の消費電力を削減する手法を提案する.一般に SRAM は動作電圧を引き下げることで,ビット誤り率 (BER) が増加する.BER と認識率の関係を調査し,高い認識率を保ちながら消費電力を引き下げることのできる回路モデルを示す.
論文抄録(英)
内容記述タイプ Other
内容記述 With the advancement of machine learning technology, networks are becoming more and more complex and computationally intensive. As a result, the computation time and power consumption for the learning process are increasing. As an approach to solving this problem, the error tolerance of neural networks has been attracting attention. Since neural networks can tolerate small error s, it is possible to reduce the computation speed and power consumption at the expense of accuracy. In this paper, we proposed a method to reduce the power consumption of the entire circuit by lowering the operating voltage of the SRAM that stores the weights. We also investigated the relationship between BER and recognition rate, and showed a circuit model that can reduce the power consumption while maintaining a high recognition rate.
書誌レコードID
収録物識別子タイプ NCID
収録物識別子 AA11451459
書誌情報 研究報告システムとLSIの設計技術(SLDM)

巻 2021-SLDM-196, 号 10, p. 1-5, 発行日 2021-11-24
ISSN
収録物識別子タイプ ISSN
収録物識別子 2188-8639
Notice
SIG Technical Reports are nonrefereed and hence may later appear in any journals, conferences, symposia, etc.
出版者
言語 ja
出版者 情報処理学会
戻る
0
views
See details
Views

Versions

Ver.1 2025-01-19 16:55:59.854514
Show All versions

Share

Mendeley Twitter Facebook Print Addthis

Cite as

エクスポート

OAI-PMH
  • OAI-PMH JPCOAR
  • OAI-PMH DublinCore
  • OAI-PMH DDI
Other Formats
  • JSON
  • BIBTEX

Confirm


Powered by WEKO3


Powered by WEKO3