数値表現positを用いたDNNアクセラレータReNAの基礎評価

• Item type: SIG Technical Reports(1)
• 公開日: 2021-11-24
• タイトル: 数値表現positを用いたDNNアクセラレータReNAの基礎評価
• タイトル / 言語: en
• タイトル: Basic evaluation of ReNA, a DNN accelerator using numerical representation posit
• 言語: jpn
• キーワード / 主題Scheme: Other
• キーワード / 主題: 機械学習
• 資源タイプ / 資源タイプ識別子: http://purl.org/coar/resource_type/c_18gh
• 資源タイプ: technical report
• 著者所属: 熊本大学自然科学教育部
• 著者所属: 熊本大学自然科学教育部
• 著者所属: 熊本大学自然科学教育部
• 著者所属: 熊本大学自然科学教育部
• 著者所属: 熊本大学自然科学教育部
• 著者所属(英): en
• 著者所属(英): Yasuhiro Nakahara
• 著者所属(英): en
• 著者所属(英): Yuta Masuda
• 著者所属(英): en
• 著者所属(英): Masato Kiyama
• 著者所属(英): en
• 著者所属(英): Motoki Amagasaki
• 著者所属(英): en
• 著者所属(英): Masahiro Iida
• 著者名: 中原, 康宏; 増田, 雄太; 木山, 真人; 尼崎, 太樹; 飯田, 全広
• 著者名(英): Yasuhiro, Nakahara; Yuta, Masuda; Masato, Kiyama; Motoki, Amagasaki; Masahiro, Iida
• 論文抄録 / 内容記述タイプ: Other
• 論文抄録 / 内容記述: エッジ向け CNN (Convolutional Neural Network) アクセラレータにおいて，演算器の回路面積削減やデータ転送量削減のため，データのビット幅は可能な限り削減する必要がある．そのため，低ビット幅と高い推論精度を両立可能な Posit が注目されている．本稿では CNN アクセラレータ ReNA に Posit を導入した際の推論精度や面積などの基礎的な評価を行う．また，Posit は固定小数点値と比較して演算器の面積が大きいという課題が存在する．本稿では，この課題を解決するために考案した Float-like quire (FL quire) 版の演算器について述べる．FL quire 版の演算器は CNN モデルに合わせて回路面積を最適化することができる．本回路を ReNA に導入した際の評価を行った結果，ResNet-9 に最適化した場合，面積の増大を約 1.2 倍に抑えることに成功した．
• 論文抄録(英) / 内容記述タイプ: Other
• 論文抄録(英) / 内容記述: In Convolutional Neural Network (CNN) accelerators for edge, numerical precision of data should be reduced as much as possible to reduce the circuit area and the amount of data transfer. For this reason, Posit is attractive because it can achieve both low bit-width and high inference accuracy. In this paper, we present a basic evaluation of the inference accuracy and area of ReNA with Posit. In addition, Posit has a problem that its arithmetic unit is large compared to fixed-point circuit. In this paper, we describe a Float-like quire (FL quire) version arithmetic unit that we designed to solve this problem. A FL quire version arithmetic unit can optimize the circuit area according to CNN models. We also evaluated the implementation of this circuit in ReNA, and succeeded in reducing the area increase by about 1.2 times when optimized for ResNet-9.
• 書誌レコードID / 収録物識別子タイプ: NCID
• 書誌レコードID / 収録物識別子: AA11451459
• 書誌情報: 研究報告システムとLSIの設計技術（SLDM）; 巻 2021-SLDM-196, 号 8, p. 1-6, 発行日 2021-11-24
• ISSN / 収録物識別子タイプ: ISSN
• ISSN / 収録物識別子: 2188-8639
• Notice: SIG Technical Reports are nonrefereed and hence may later appear in any journals, conferences, symposia, etc.
• 出版者 / 言語: ja
• 出版者: 情報処理学会