@techreport{oai:ipsj.ixsq.nii.ac.jp:00214014,
 author = {神宮司, 明良 and 中原, 啓貴},
 issue = {5},
 month = {Nov},
 note = {Convolution を用いない画像認識の深層学習モデルである Vision Transformer が登場してから，CNN の代替として MLP ベースのモデルに大きな注目が集まっている．MLP ベースのモデルは，Convolution を持たないにもかかわらず，画像認識において高い認識精度を達成する．MLP-Mixer や gMLP などの MLP ベースモデルの研究では，よりシンプルな構造で高い認識精度を達成する．低レイテンシな推論は，処理単位あたりの計算データが小さいため GPU では計算効率が低下し，FPGA などの専用回路による設計が向いていると考えられる．本稿では，我々は MLP ベースモデルのための推論アクセラレータの FPGA 回路を提案する．MLP ベースのモデルでは MLP レイヤーにおける単純な行列積が計算の大部分を占めるため，提案回路において我々は行列積を高い並列度で効率的に計算することに注力する．我々はビット幅の広い GEMM と専用命令セットを設計し，2 つの大きな行列の積を 1 サイクルで計算する回路を設計した．本稿では，提案回路を Xilinx 社 ZCU102 FPGA ボード上に実装し，gMLP-S モデルの推論を実行した．ImageNet データセットを用いたクラス分類の実験結果によると，我々の実装は 74.5% の認識精度であり，159.0FPS と 6.3ms の推論速度であり，24.9W の消費電力だった．モバイル GPU と比較して，提案する実装は 4.4 倍高速であり，6.1 倍良い電力効率であった．CNN モデルを実装した既存 FPGA 実装と比較して，我々の実装は同等の推論速度でありながら，3% 以上高い認識精度であった．},
 title = {gMLPを用いた画像認識向けDNNアクセラレータのFPGA実装},
 year = {2021}
}