ログイン 新規登録
言語:

WEKO3

  • トップ
  • ランキング
To
lat lon distance
To

Field does not validate



インデックスリンク

インデックスツリー

メールアドレスを入力してください。

WEKO

One fine body…

WEKO

One fine body…

アイテム

  1. 研究報告
  2. システムとLSIの設計技術(SLDM)
  3. 2021
  4. 2021-SLDM-196

FVFを応用したPSRR帯域拡張回路を搭載した脳波計測ウェアラブルデバイス向け低消費LDO

https://ipsj.ixsq.nii.ac.jp/records/214011
https://ipsj.ixsq.nii.ac.jp/records/214011
3fef0e3d-3bdc-485b-8471-591d5e0aa5a5
名前 / ファイル ライセンス アクション
IPSJ-SLDM21196002.pdf IPSJ-SLDM21196002.pdf (2.1 MB)
Copyright (c) 2021 by the Institute of Electronics, Information and Communication Engineers This SIG report is only available to those in membership of the SIG.
SLDM:会員:¥0, DLIB:会員:¥0
Item type SIG Technical Reports(1)
公開日 2021-11-24
タイトル
タイトル FVFを応用したPSRR帯域拡張回路を搭載した脳波計測ウェアラブルデバイス向け低消費LDO
タイトル
言語 en
タイトル Low quiescent current LDO with FVF based PSRR enhanced circuit for wearable EEG measurement devices
言語
言語 jpn
キーワード
主題Scheme Other
主題 低電力回路技術およびソフトエラー対策
資源タイプ
資源タイプ識別子 http://purl.org/coar/resource_type/c_18gh
資源タイプ technical report
著者所属
大阪大学電気電子情報通信工学専攻
著者所属
大阪大学電気電子情報通信工学専攻
著者所属
大阪大学電気電子情報通信工学専攻
著者所属
大阪大学電気電子情報通信工学専攻
著者所属(英)
en
Division of Electrical, Electronic and Information Engineering, Osaka University
著者所属(英)
en
Division of Electrical, Electronic and Information Engineering, Osaka University
著者所属(英)
en
Division of Electrical, Electronic and Information Engineering, Osaka University
著者所属(英)
en
Division of Electrical, Electronic and Information Engineering, Osaka University
著者名 三井, 健司

× 三井, 健司

三井, 健司

Search repository
兼本, 大輔

× 兼本, 大輔

兼本, 大輔

Search repository
毎田, 修

× 毎田, 修

毎田, 修

Search repository
廣瀬, 哲也

× 廣瀬, 哲也

廣瀬, 哲也

Search repository
著者名(英) Kenji, Mii

× Kenji, Mii

en Kenji, Mii

Search repository
Daisuke, Kanemoto

× Daisuke, Kanemoto

en Daisuke, Kanemoto

Search repository
Osamu, Maida

× Osamu, Maida

en Osamu, Maida

Search repository
Tetsuya, Hirose

× Tetsuya, Hirose

en Tetsuya, Hirose

Search repository
論文抄録
内容記述タイプ Other
内容記述 本稿では脳波計測ウェアラブルデバイス向けにフリップドボルテージフォロワ(FVF)を応用し PSRR(Power Supply Rejection Ratio)を向上させるための回路を搭載した低消費電流の低ドロップアウトレギュレータ(LDO)を提案する.提案する LDO を 0.18μm の CMOS プロセスを用いて設計し,一般的な構成の LDO と比較して 4kHz において 19dB の PSRR の改善を達成した.
論文抄録(英)
内容記述タイプ Other
内容記述 This paper proposes a low quiescent current low-dropout regulator (LDO) with a flipped voltage follower (FVF)- based power supply rejection ratio (PSRR)-enhanced circuit. The proposed LDO was designed using a 0.18 μm CMOS process. The designed LDO achieved a PSRR that was improved by 19 dB at 4 kHz, compared with the general configuration with almost the same quiescent current.
書誌レコードID
収録物識別子タイプ NCID
収録物識別子 AA11451459
書誌情報 研究報告システムとLSIの設計技術(SLDM)

巻 2021-SLDM-196, 号 2, p. 1-6, 発行日 2021-11-24
ISSN
収録物識別子タイプ ISSN
収録物識別子 2188-8639
Notice
SIG Technical Reports are nonrefereed and hence may later appear in any journals, conferences, symposia, etc.
出版者
言語 ja
出版者 情報処理学会
戻る
0
views
See details
Views

Versions

Ver.1 2025-01-19 16:56:08.889351
Show All versions

Share

Mendeley Twitter Facebook Print Addthis

Cite as

エクスポート

OAI-PMH
  • OAI-PMH JPCOAR
  • OAI-PMH DublinCore
  • OAI-PMH DDI
Other Formats
  • JSON
  • BIBTEX

Confirm


Powered by WEKO3


Powered by WEKO3