@inproceedings{oai:ipsj.ixsq.nii.ac.jp:00212645,
 author = {石原, 昇 and 吉田, 僚一郎 and 木村, 有佐 and 安藤, 幹 and 大島, 佑太 and 鍋屋, 信介 and 平川, 顕二 and 岩瀬, 正幸 and 小笠原, 宗博 and 依田, 孝 and 伊藤, 浩之 and Noboru, Ishihara and Ryoichro, Yoshida and Arisa, Kimura and Motoki, Ando and Yuta, Oshima and Shinsuke, Nabeya and Kenji, Hirakawa and Masayuki, Iwase and Munehiro, Ogasawara and Takashi, Yoda and Hiroyuki, Ito},
 book = {DAシンポジウム2021論文集},
 month = {Aug},
 note = {宇宙，原子力等の放射線照射環境への適用を目的として放射線耐性に優れる集積回路の研究開発が進められている．ELT (Enclosed Layout Transistor) は，通常の SLT（Stripe Layout Transistor）に比べ放射線耐性に優れるが，標準の集積回路のデザインキットでは，その特性モデルが提供されていない．本論文では，まず，0.18μm 技術による MOSFET への Co60γ線放照射結果（TID : Total Ionizing Dose Effect）について述べ，放射線耐性に優れる ELT を用いた CMOS 集積回路設計のための簡易的なトランジスタ特性モデルを明らかにする．具体的には SLT からの換算による ELT 直流特性モデルと，放射線照射によるしきい値，少数キャリア移動度，リーク電流への影響を考慮した簡易モデルを示す．さらに，作成モデルにより 1Grad の高放射線量までの影響を推定するとともに ELT による回路設計指針を示す．, Research and development of integrated circuits with radiation hardness are ongoing to apply to radiation-irradiated environments such as in space and in systems using radiation beams. The ELT (Enclosed Layout Transistor) is superior in radiation hardness compared to ordinary SLT (Stripe Layout Transistor), but its characteristic model is not provided in the standard integrated circuit design kit. In this paper, the results of Co60γ ray irradiation (TID: Total Ionizing Dose Effect) on the MOSFET's using the 0.18-μm technology are describe firstly, and then a simple MOS transistor model for integrated circuit design using ELT, which has radiation hardness. Specifically, an ELT DC characteristic model converted from SLT and a simple model considering the effects of irradiation on the threshold value, minority carrier mobility, and leakage current are shown. In addition to estimating the effect up to 1-Grad irradiation, the concept of circuit design with ELT is also introduced.},
 pages = {167--172},
 publisher = {情報処理学会},
 title = {ELT(Enclosed Layout Transistor)による耐放射線CMOS集積回路の設計},
 volume = {2021},
 year = {2021}
}