Item type |
Symposium(1) |
公開日 |
2021-08-25 |
タイトル |
|
|
タイトル |
RISC-Vを用いた命令拡張のためのプロセッサ開発環境の検討 |
タイトル |
|
|
言語 |
en |
|
タイトル |
A Study of Processor Development Environment for Instruction Expansion Using RISC-V |
言語 |
|
|
言語 |
jpn |
キーワード |
|
|
主題Scheme |
Other |
|
主題 |
高位合成・プロセッサ設計 |
資源タイプ |
|
|
資源タイプ識別子 |
http://purl.org/coar/resource_type/c_5794 |
|
資源タイプ |
conference paper |
著者所属 |
|
|
|
近畿大学大学院総合理工学研究科 |
著者所属 |
|
|
|
近畿大学理工学部電気電子工学科 |
著者名 |
中尾, 怜史
武内, 良典
|
著者名(英) |
Satoshi, Nakao
Yoshinori, Takeuchi
|
論文抄録 |
|
|
内容記述タイプ |
Other |
|
内容記述 |
本研究では,特定用途向けプロセッサ開発の支援を行うことを目的とし,汎用プロセッサの命令拡張を効率的に行う環境を実現するための検討を行った.現在 AI 用のプロセッサや IoT には低消費電力化やセキュリティの強化などが求められており,それには特定用途に特化したプロセッサが必要とされている.しかしそのプロセッサの開発には費用や時間といったコストを要する.本報告ではプロセッサアーキテクチャとして Rocket-Chip,ISA は RISC-V を使用する.RISC-V には新規で追加可能なカスタム命令が存在する.Perl を用いて RISC-V とそのシミュレータに対し,自動でカスタム命令を定義するプログラムを作成した. |
論文抄録(英) |
|
|
内容記述タイプ |
Other |
|
内容記述 |
In this study, we investigated the realization of an environment for efficient instruction expansion of general-purpose processors with the aim of supporting the development of processors for specific applications. Currently, processors for AI and the IoT are required to have low power consumption and enhanced security, which are specialized for specific applications. However, the development of such processors is costly in terms of design time and human resources. In this report, we use the Rocket-Chip processor architecture and RISC-V as the ISA, which has custom instructions that can be newly added to RISC-V. We created a program that automatically defines discriptions of custom instructions for RISC-V and its simulator using Perl. |
書誌情報 |
DAシンポジウム2021論文集
巻 2021,
p. 52-59,
発行日 2021-08-25
|
出版者 |
|
|
言語 |
ja |
|
出版者 |
情報処理学会 |