| Item type |
SIG Technical Reports(1) |
| 公開日 |
2021-07-13 |
| タイトル |
|
|
タイトル |
カーボンナノチューブトランジスタを用いて論理合成したプロセッサの電力/面積/回路遅延評価 |
| 言語 |
|
|
言語 |
jpn |
| キーワード |
|
|
主題Scheme |
Other |
|
主題 |
マイクロアーキテクチャ・デバイス技術 |
| 資源タイプ |
|
|
資源タイプ識別子 |
http://purl.org/coar/resource_type/c_18gh |
|
資源タイプ |
technical report |
| 著者所属 |
|
|
|
電気通信大学 |
| 著者所属 |
|
|
|
電気通信大学 |
| 著者所属 |
|
|
|
株式会社ロジック・リサーチ |
| 著者所属 |
|
|
|
東京大学 |
| 著者所属 |
|
|
|
電気通信大学 |
| 著者所属 |
|
|
|
電気通信大学 |
| 著者名 |
佐々木, 魁
三輪, 忍
ヨウ, ドウキン
塩谷, 亮太
八巻, 隼人
本多, 弘樹
|
| 論文抄録 |
|
|
内容記述タイプ |
Other |
|
内容記述 |
カーボンナノチューブトランジスタ（CNFET）はシリコントランジスタ（Si-MOSFET）と比較して高速かつ低消費電力に動作する．そのため，CNFET を用いてプロセッサを実装した場合，トランジスタと配線の間の遅延と電力のバランスが大きく変化し，プロセッサのアーキテクチャが大きく変わる可能性がある．CNFET を用いたプロセッサのアーキテクチャを検討するためには個々のユニットレベルの評価が必要だが，これまではプロセッサ全体レベルの評価しか行われていなかった．そこで本稿では，我々が開発した CNFET セルライブラリを用いてプロセッサの論理合成を行い，CNFET を用いたプロセッサの各ユニットの電力/面積/回路遅延を評価する．評価の結果，CNFET 7nm および 5nm セルライブラリを用いた場合，Si-MOSFET のセルライブラリである NanGate 15nm オープンセルライブラリを用いた場合と比較して，OpenSPARC T2 プロセッサのユニットごとの消費電力を最大 96.7%，回路面積を最大 58.4%，回路遅延を最大 87.7% 削減できることがわかった． |
| 書誌レコードID |
|
|
収録物識別子タイプ |
NCID |
|
収録物識別子 |
AN10096105 |
| 書誌情報 |
研究報告システム・アーキテクチャ（ARC）
巻 2021-ARC-245,
号 4,
p. 1-7,
発行日 2021-07-13
|
| ISSN |
|
|
収録物識別子タイプ |
ISSN |
|
収録物識別子 |
2188-8574 |
| Notice |
|
|
|
SIG Technical Reports are nonrefereed and hence may later appear in any journals, conferences, symposia, etc. |
| 出版者 |
|
|
言語 |
ja |
|
出版者 |
情報処理学会 |
IPSJ-ARC21245004.pdf (1.4 MB)
