FPGA向き自己同期型パイプライン回路構成法

• Item type: SIG Technical Reports(1)
• 公開日: 2021-01-18
• タイトル: FPGA向き自己同期型パイプライン回路構成法
• 言語: jpn
• キーワード / 主題Scheme: Other
• キーワード / 主題: アーキテクチャ
• 資源タイプ / 資源タイプ識別子: http://purl.org/coar/resource_type/c_18gh
• 資源タイプ: technical report
• 著者所属: 筑波大学
• 著者所属: 筑波大学
• 著者所属: 高知工科大学
• 著者所属: 筑波大学
• 著者所属: 筑波大学
• 著者所属(英): en
• 著者所属(英): University of Tsukuba
• 著者所属(英): en
• 著者所属(英): University of Tsukuba
• 著者所属(英): en
• 著者所属(英): Kochi University of Technology
• 著者所属(英): en
• 著者所属(英): University of Tsukuba
• 著者所属(英): en
• 著者所属(英): University of Tsukuba
• 著者名: 吉川, 千里; 三宮, 秀次; 岩田, 誠; 佐藤, 聡; 西川, 博昭
• 論文抄録 / 内容記述タイプ: Other
• 論文抄録 / 内容記述: 自己同期型パイプラインは，データ処理中のパイプライン段のみが駆動される省電力動作を自然に実現でき，高い性能対消費電力効率が求められるシステムの実現に有望な回路アーキテクチャである．システム開発の要となるプロトタイピングには，柔軟な試作を可能とし，最終生産物にもなり得る商用 FPGA の活用が望ましい．しかし，FPGA とその CAD ツールは同期回路の実装を指向しているため，非同期回路の一種である自己同期型パイプラインは，標準的な回路構成と設計手順では，FPGA 上に実装できなかった．本稿は，Xilinx 社と Intel 社のそれぞれの FPGA を対象に，FPGA の構成要素である LUT を活用した小規模な自己同期型転送制御回路と，それに基づく自己同期型パイプラインの FPGA 実装を可能とする設計手順からなる回路構成法を提案する．実装結果に基づき，提案回路は従来に比べて 50% の回路規模で実現でき，これにより，パイプラインのスループットを最大で約 3.2 倍に向上できることに加え，応用例の一つであるプロセッサのスループットを最大で約 1.6 倍に向上できることを確認した．
• 書誌レコードID / 収録物識別子タイプ: NCID
• 書誌レコードID / 収録物識別子: AA11451459
• 書誌情報: 研究報告システムとLSIの設計技術（SLDM）; 巻 2021-SLDM-193, 号 25, p. 1-7, 発行日 2021-01-18
• ISSN / 収録物識別子タイプ: ISSN
• ISSN / 収録物識別子: 2188-8639
• Notice: SIG Technical Reports are nonrefereed and hence may later appear in any journals, conferences, symposia, etc.
• 出版者 / 言語: ja
• 出版者: 情報処理学会