@inproceedings{oai:ipsj.ixsq.nii.ac.jp:00208484,
 author = {出口, 睦樹 and 加藤, 雅彦 and 小林, 良太郎 and Mutsuki, Deguchi and Masahiko, Kato and Ryotaro, Kobayashi},
 book = {コンピュータセキュリティシンポジウム2020論文集},
 month = {Oct},
 note = {通信機器に対するセキュリティ対策は、ソフトウェアが主流となっている。しかし、ハードウェア資源が少ないIoT機器ではソフトウェアでの対策は資源を圧迫し、現実的ではない。そこで我々はプロセッサ情報を用いたハードウェアによるマルウェア検知機構を提案し、シミュレーションによって有効性を確認している．本研究では提案機構をFPGA実装するための予備評価をおこなう．従来の提案機構で使用している割り算を用いた実装に加え、割り算を使用しない軽量で高精度な実装もおこなう．最後にFPGA上にRISC-Vコアと提案機構を搭載し、全体のリソース使用量を評価する．, Software is standard security measures for computers. However, IoT devices has few hardware resources. So, it is unrealistic that software measures put pressure on them. Therefore, we have proposed a hardware malware detection mechanism with processor information and already verified effectiveness by simulation. We perform preliminary evaluation for FPGA implementation of the proposed mechanism. We implement not only the conventional proposed mechanism with division but also light and accurate mechanism without division. We implement RISC-V core and the proposed mechanism on FPGA, evaluate resource utilization.},
 pages = {404--409},
 publisher = {情報処理学会},
 title = {プロセッサ情報を用いたマルウェア検知機構のFPGA実装のための予備評価},
 year = {2020}
}