| Item type |
Symposium(1) |
| 公開日 |
2020-08-31 |
| タイトル |
|
|
タイトル |
FPGA混在のHM-SoCに対するモデルベース並列化設計開発環境の検討 |
| タイトル |
|
|
言語 |
en |
|
タイトル |
An Environment of Model-Based Development for Heterogeneous Multicore SoC |
| 言語 |
|
|
言語 |
jpn |
| キーワード |
|
|
主題Scheme |
Other |
|
主題 |
モデルベース並列化 |
| 資源タイプ |
|
|
資源タイプ識別子 |
http://purl.org/coar/resource_type/c_5794 |
|
資源タイプ |
conference paper |
| 著者所属 |
|
|
|
名古屋大学 |
| 著者所属 |
|
|
|
名古屋大学 |
| 著者所属 |
|
|
|
名古屋大学／ガイオ・テクノロジー株式会社 |
| 著者所属 |
|
|
|
NECソリューションイノベータ株式会社 |
| 著者所属 |
|
|
|
南山大学 |
| 著者所属 |
|
|
|
名古屋大学 |
| 著者所属(英) |
|
|
|
en |
|
|
Nagoya University |
| 著者所属(英) |
|
|
|
en |
|
|
Nagoya University |
| 著者所属(英) |
|
|
|
en |
|
|
Nagoya University / GAIO TECHNOLOGY Co., Ltd. |
| 著者所属(英) |
|
|
|
en |
|
|
NEC Solution Innovators, Ltd. |
| 著者所属(英) |
|
|
|
en |
|
|
Nanzan University |
| 著者所属(英) |
|
|
|
en |
|
|
Nagoya University |
| 著者名 |
山本, 椋太
小川, 真彩高
生沼, 正博
近藤, 真己
本田, 晋也
枝廣, 正人
|
| 著者名(英) |
Ryota, Yamamoto
Masataka, Ogawa
Masahiro, Oinuma
Masaki, Kondou
Shinya, Honda
Masato, Edahiro
|
| 論文抄録 |
|
|
内容記述タイプ |
Other |
|
内容記述 |
近年，組込み制御システムの多様化・複雑化が進行している．そのため，1 つのシステムに CPU に加えて，FPGA や GPU といった複数種類の処理要素（PE）を搭載することで様々な特性を併せ持つ HM-SoC の利用が増加している．また，設計抽象化によって開発コストを低減するべく，MATLAB/Simulink などによるモデルベース開発の導入も増えている．しかし，ヘテロジニアスマルチコアSoC（HM-SoC）向けのアルゴリズムレベルの並列化や，異なる PE 間での通信や同期制御の実装は高コストである．そこで，本稿では FPGA 搭載の HM-SoC に対して，MATLAB/Simulink で設計したモデルから並列化コードを生成する統合型設計環境である HS-MBP を提案する．提案環境が持つツールでは，異なる PE 間での通信をサポートしている． |
| 論文抄録(英) |
|
|
内容記述タイプ |
Other |
|
内容記述 |
In recent years, it is increasing that embedded systems has heterogeneous multiprocessors due to increasing the complexity and variety of the systems. Additionally, automotive developers tends to use model-based development (MBD) decrease development cost by abstracting a parallel application development of embedded systems to decrease development cost. Unfortunately, it is difficult and high cost to implement parallel applications to heterogeneous multiprocessors. In this paper, we propose an integrated development environment that can generate parallelized code and executables for heterogeneous multiprocessors. The environment supports the inter-core/CPU-FPGA communication. |
| 書誌情報 |
DAシンポジウム2020論文集
巻 2020,
p. 81-88,
発行日 2020-08-31
|
| 出版者 |
|
|
言語 |
ja |
|
出版者 |
情報処理学会 |
IPSJ-DAS2020014.pdf (1.7 MB)
