@inproceedings{oai:ipsj.ixsq.nii.ac.jp:00198721,
 author = {米田, 友洋 and Tomohiro, Yoneda},
 book = {DAシンポジウム2019論文集},
 month = {Aug},
 note = {レイアウト後にチップレベルの詳細なSPICEシミュレーションを行いたい場合があるが,通常,時間がかかりすぎる,あるいは,必要メモリ量が大きくなりすぎる,といった要因により容易には行えない.そこで,観測したい出力線群を指定し,その信号線の振る舞いのみに注目することで,シミュレーションを容易化することを考える.本報告では,寄生RC抽出により得られるSPF (Standard Parasitic Format) ファイルを対象とし,指定された出力線群に対し,そのシミュレーションには不必要な部分をそのSPFファイルから選択的に削除することで,高速かつ少ないメモリ量で,より正確なシミュレーションを行う手法について議論するとともに,初期実装による簡単な実験結果を示す., It is not usually easy to perform precise post-layout chip-level SPICE simulation due to very long simulation time and large memory space required. One possible approach to practical post-layout simulations is to simplify the simulation model by focusing the behaviors of specified output signals. This report proposes an idea to reduce SPF (Standard Parasitic Format) files obtained by a parasitic RC extraction tool such that the preciseness of the simulation with respect to specified output signals is preserved, and shows preliminary experimental results obtained by a naive implementation of the proposed algorithm.},
 pages = {166--171},
 publisher = {情報処理学会},
 title = {ポストレイアウトシミュレーションのためのSPFファイル縮小化に関する一考察},
 volume = {2019},
 year = {2019}
}