Item type |
Symposium(1) |
公開日 |
2019-08-21 |
タイトル |
|
|
タイトル |
バンドギャップ基準電源回路を対象としたBIST手法の評価 |
タイトル |
|
|
言語 |
en |
|
タイトル |
Evaluation of BIST Scheme for Band Gap Reference Circuit |
言語 |
|
|
言語 |
jpn |
キーワード |
|
|
主題Scheme |
Other |
|
主題 |
回路設計・評価 |
資源タイプ |
|
|
資源タイプ識別子 |
http://purl.org/coar/resource_type/c_5794 |
|
資源タイプ |
conference paper |
著者所属 |
|
|
|
高知工科大学 |
著者所属 |
|
|
|
高知工科大学 |
著者所属(英) |
|
|
|
en |
|
|
Kochi University of Technology |
著者所属(英) |
|
|
|
en |
|
|
Kochi University of Technology |
著者名 |
猪岡, 柚香
橘, 昌良
|
著者名(英) |
Yuka, Inooka
Masayoshi, Tachibana
|
論文抄録 |
|
|
内容記述タイプ |
Other |
|
内容記述 |
本論文ではBGR(Band-Gap Reference)回路に対するMOSFETのオープンやショートなどの致命的な故障を検出するBIST手法の概要と実測による評価について述べる.提案した0.18μmCMOSテクノロジで設計したオンチップBIST手法は,外部テスト信号を使用し,カタストロフィック故障の検出を行う.論理素子からなるテスト応答解析器でBGR回路内から3つのテストポイントを取り,期待される正常値と比較し,得られたテスト結果をデジタル信号として出力する.シミュレーションでは,8.8%の低い面積オーバヘッドで92.4%の高い故障検出率が得られた. |
論文抄録(英) |
|
|
内容記述タイプ |
Other |
|
内容記述 |
This paper presents a Built-In Self-Test (BIST) scheme for detecting catastrophic faults of a MOSFET in the bandgap reference circuit and evaluation of this scheme. The proposed on-chip BIST scheme in 0.18-μm CMOS technology has offered catastrophic faults detection with external test signal. Output response analyzer composed of logical components compares expected voltages and observed voltages on three test-points in bandgap reference which is improved for test operation outputs the test result as a digital signal. The demonstrations show that fault coverage and area overhead are 92.4% and 8.8%, respectively. |
書誌情報 |
DAシンポジウム2019論文集
巻 2019,
p. 15-20,
発行日 2019-08-21
|
出版者 |
|
|
言語 |
ja |
|
出版者 |
情報処理学会 |