@techreport{oai:ipsj.ixsq.nii.ac.jp:00198531,
 author = {山﨑, 満文 and 坂本, 純一 and 奥秋, 陽太 and 松本, 勉 and Mitsufumi, Yamazaki and Junichi, Sakamoto and Yota, Okuaki and Tsutomu, Matsumoto},
 issue = {23},
 month = {Jul},
 note = {双線形ペアリングは advanced cryptography を実現する際に有用であるため，その高速ハードウェア実装のサイドチヤネルセキュリティ評価が重要な課題となっている．我々は BN 曲線上の Optimal Ate ペアリングをパイプライン型剰余乗算器を用いて計算する最高速 FPGA 実装から抽出した主要部を SAKURA-X ボード上に実装した．我々はこの実装に対してサイドチャネル攻撃実験を行い，オリジナルのペアリング実装のサイドチャネルセキュリティにつき検討した．, Since bilinear pairing is useful in realizing advanced cryptography, side channel security evaluation of its high-speed hardware implementation is an important issue. We implemented on the SAKURA-X board the main part extracted from the fastest FPGA implementation that calculates the optimal Ate pairing on a BN curve using a pipelined modular multiplier. We performed side-channel attack experiments on this implementation and discussed side-channel security of the original pairing implementation.},
 title = {パイプライン型剰余乗算器を用いたペアリング計算FPGAのサイドチャネルセキュリティ評価},
 year = {2019}
}