@techreport{oai:ipsj.ixsq.nii.ac.jp:00198462,
 author = {安田, 一樹 and 門田, 和樹 and 月岡, 暉裕 and 三浦, 典之 and 永田, 真 and Kazuki, Yasuda and Kazuki, Monta and Akihiro, Tsukioika and Noriyuki, Miura and Makoto, Nagata},
 issue = {21},
 month = {Jul},
 note = {情報化社会の発展に伴い，半導体集積回路 (ICチップ) 技術による暗号モジュールにおいて電源ノイズによるサイドチャネル情報漏洩が課題となっており，電源ノイズの評価が必要である．本研究では IC チップに搭載される暗号エンジンの電源消費電流について，トランジスタ素子モデルによるチップレベルのシミュレーションを効率化する手法を提案する．評価対象チップは Advanced Encryption Standard (AES) 暗号を搭載している．対象ファイルは 2 つある．一つは RTL と呼ばれる論理の動作をレジスタ間の転送と論理演算の組み合わせを記述したものから論理合成を行ったネットリスト，もう一つは論理合成したネットリストを用いて配置配線を行ったネットリストである．チップの動作シミュレーションを行い電源消費電流の波形を取得する．取得した波形データを用いて CPA を行い，電源ノイズ評価を行った．, With the development of the information society, side-channel information leakage due to power supply noise in a cryptographic module using semiconductor integrated circuit (IC chip) technology has become an issue. In this research, we propose a method to make chip level simulation efficient by using a transistor device model for power consumption current of a cryptographic engine mounted on an IC chip. The chip to be evaluated is equipped with the Advanced Encryption Standard (AES) encryption. There are two target files. One is a netlist in which logic operation called RTL is described from combination of transfer between register and logic operation and logic synthesis is performed, and the other is netlist in which placement and routing are performed using logic synthesized netlist. We operated simulation during cryptographic and obtained the waveform of the wire consumption current. We operate CPA using the acquired waveform data, and power supply noise evaluation was performed.},
 title = {ICチップレベル消費電流シミュレーションによる暗号モジュールのサイドチャネル漏洩評価},
 year = {2019}
}