@techreport{oai:ipsj.ixsq.nii.ac.jp:00198383,
 author = {出川, 祐也 and 中村, 朋生 and 小泉, 透 and 塩谷, 亮太 and 入江, 英嗣 and 坂井, 修一},
 issue = {8},
 month = {Jul},
 note = {メモリアクセスにかかる時間を短縮するためにキャッシュは重要な役割をはたしており，キャッシュのヒット率の向上のためにはキャッシュの容量の十分な確保のみならず，プリフェッチをはじめとしたキャッシュ制御が有効である．近年では適切なタイミングでプリフェッチを発行するプリフェッチャが提案されている．しかし，これらのプリフェッチャの評価はトレースベースのシミュレーションによって行われているため，分岐予測ミスなどの投機ミスによる影響が考慮されていない．本論文ではサイクル ・アキュレートなプロセッサ ・シミュレータを用いてシミュレーションを行うことで，これらのプリフェッチャに対して投機ミスが与える影響を解析する．, Cache memory is important to reduce memory access time, and not only sufficient cache capacity but also cache management such as prefetch is effective to improve cache hit rate. Recently prefetchers issuing prefetches timely have been proposed. However, because these prefetcher are evaluated with a trace-based simulator, an effect of speculation mistake such as branch prediction miss on the prefetchers is not taken into consideration. In this paper, we analyze such effect through simulations with a cycle accurate processor simulator.},
 title = {タイミング調整を行うプリフェッチャに対して投機ミスが与える影響の解析},
 year = {2019}
}