@techreport{oai:ipsj.ixsq.nii.ac.jp:00198381,
 author = {武石, 隆太郎 and 津邑, 公暁 and 中島, 康彦},
 issue = {6},
 month = {Jul},
 note = {ゲート遅延に対する配線遅延の相対的な増大から，集積回路の微細化による高クロック化だけではマイクロプロセッサの性能向上を実現することは困難になってきた．こうした中で，SIMD やスーパースカラなどの命令間の並列性に着目した高速化手法が注目されるようになった．しかし，プログラム中の並列性を持つ部分全てに並列化を適用するのは困難なため，これらの手法よる性能向上にも限界がある．並列化による高速化が注目される一方で，我々は独自性の高い計算再利用に基づく高速化手法を採用した自動メモ化プロセッサを提案している．計算再利用とは処理の実行自体を省略することで高速化を図る手法であるが，実行の省略により，実行に必要なプロセッサユニットでの動的消費電力が低減するため，消費電力削減にも効果がある可能性がある．そこで本稿では，計算再利用が持つ，プロセッサ省電力化に対するポテンシャルを検証するため，自動メモ化プロセッサの詳細な電力評価を行った．評価の結果，一部のベンチマークにおいてはプログラムの実行に必要な消費エネルギーが減少することを確認した．},
 title = {計算再利用を用いたプロセッサ省電力化の検討},
 year = {2019}
}