@techreport{oai:ipsj.ixsq.nii.ac.jp:00198376,
 author = {天野, 英晴 and 茅島, 秀人 and 小島, 拓也 and 坂本, 龍一 and 近藤, 正章 and 並木, 美太郎 and Hideharu, Amano and Hideto, Kayashima and Takuya, Kojima and Ryuichi, Sakamoto and Masaaki, Kondo and Mitaro, Namiki},
 issue = {1},
 month = {Jul},
 note = {ビルデイングブロック型計算システムは，小規模なチップを誘導結合ワイヤレスチップ間接続 TCI (Thru-Chip Interface) により接続することで，様々なシステムを構築できる．2013年度～ 2017 年度に実施された科学研究費基盤研究 S 「ビルデイングブロック型計算システムの研究」 では，TCI の IP を様々なチップに組込むことで，様々にチップを組み合わせることで必要な性能と機能を持つシステムを実現することを目標とした．本稿では，このプロジェクトで開発したチップおよび TCI 部の実チップ評価を示す．ホストプロセッサ GeyserTT と畳み込みニューラルネットワークアクセラレータ SNACC は目標動作周波数の 50MHz で動作し，電力消費は，約 35mW，4.8mW で十分小さかった．共有メモリチツプ SMTT は最大 130MHz で動作し，50MHz 動作時の電力は 2.5mW であった．一方，TCI 部の最大動作周波数は 10MHz で，電源電圧を上げる必要上，必要電力はチャネル当たり 38.9mW となり，システムの大部分を占めることがわかった．},
 title = {ビルディングブロック型積層システムの性能評価},
 year = {2019}
}