ビルディングブロック型積層システムの性能評価

• Item type: SIG Technical Reports(1)
• 公開日: 2019-07-17
• タイトル: ビルディングブロック型積層システムの性能評価
• タイトル / 言語: en
• タイトル: Perfomance evaluation of building block computing systems
• 言語: jpn
• キーワード / 主題Scheme: Other
• キーワード / 主題: 回路，演算器
• 資源タイプ / 資源タイプ識別子: http://purl.org/coar/resource_type/c_18gh
• 資源タイプ: technical report
• 著者所属: 慶應義塾大学
• 著者所属: 慶應義塾大学
• 著者所属: 慶應義塾大学
• 著者所属: 東京大学
• 著者所属: 東京大学
• 著者所属: 東京農工大学
• 著者所属(英): en
• 著者所属(英): Keio University
• 著者所属(英): en
• 著者所属(英): Keio University
• 著者所属(英): en
• 著者所属(英): Keio University
• 著者所属(英): en
• 著者所属(英): The University of Tokyo
• 著者所属(英): en
• 著者所属(英): The University of Tokyo
• 著者所属(英): en
• 著者所属(英): Tokyo University of Agriculture and Technology
• 著者名: 天野, 英晴; 茅島, 秀人; 小島, 拓也; 坂本, 龍一; 近藤, 正章; 並木, 美太郎
• 著者名(英): Hideharu, Amano; Hideto, Kayashima; Takuya, Kojima; Ryuichi, Sakamoto; Masaaki, Kondo; Mitaro, Namiki
• 論文抄録 / 内容記述タイプ: Other
• 論文抄録 / 内容記述: ビルデイングブロック型計算システムは，小規模なチップを誘導結合ワイヤレスチップ間接続 TCI (Thru-Chip Interface) により接続することで，様々なシステムを構築できる．2013年度～ 2017 年度に実施された科学研究費基盤研究 S 「ビルデイングブロック型計算システムの研究」 では，TCI の IP を様々なチップに組込むことで，様々にチップを組み合わせることで必要な性能と機能を持つシステムを実現することを目標とした．本稿では，このプロジェクトで開発したチップおよび TCI 部の実チップ評価を示す．ホストプロセッサ GeyserTT と畳み込みニューラルネットワークアクセラレータ SNACC は目標動作周波数の 50MHz で動作し，電力消費は，約 35mW，4.8mW で十分小さかった．共有メモリチツプ SMTT は最大 130MHz で動作し，50MHz 動作時の電力は 2.5mW であった．一方，TCI 部の最大動作周波数は 10MHz で，電源電圧を上げる必要上，必要電力はチャネル当たり 38.9mW となり，システムの大部分を占めることがわかった．
• 書誌レコードID / 収録物識別子タイプ: NCID
• 書誌レコードID / 収録物識別子: AN10096105
• 書誌情報: 研究報告システム・アーキテクチャ（ARC）; 巻 2019-ARC-237, 号 1, p. 1-6, 発行日 2019-07-17
• ISSN / 収録物識別子タイプ: ISSN
• ISSN / 収録物識別子: 2188-8574
• Notice: SIG Technical Reports are nonrefereed and hence may later appear in any journals, conferences, symposia, etc.
• 出版者 / 言語: ja
• 出版者: 情報処理学会