{"id":198141,"metadata":{"_oai":{"id":"oai:ipsj.ixsq.nii.ac.jp:00198141","sets":["1164:2240:9748:9861"]},"path":["9861"],"owner":"44499","recid":"198141","title":["InfiniBand verbsとDMA転送を用いたFPGAクラスター向けソフトウェアブリッジドデータ転送"],"pubdate":{"attribute_name":"公開日","attribute_value":"2019-07-17"},"_buckets":{"deposit":"9b5ff451-4d80-430c-b358-e932d408a930"},"_deposit":{"id":"198141","pid":{"type":"depid","value":"198141","revision_id":0},"owners":[44499],"status":"published","created_by":44499},"item_title":"InfiniBand verbsとDMA転送を用いたFPGAクラスター向けソフトウェアブリッジドデータ転送","author_link":["476635","476637","476633","476634","476636"],"item_titles":{"attribute_name":"タイトル","attribute_value_mlt":[{"subitem_title":"InfiniBand verbsとDMA転送を用いたFPGAクラスター向けソフトウェアブリッジドデータ転送"}]},"item_keyword":{"attribute_name":"キーワード","attribute_value_mlt":[{"subitem_subject":"FPGA","subitem_subject_scheme":"Other"}]},"item_type_id":"4","publish_date":"2019-07-17","item_4_text_3":{"attribute_name":"著者所属","attribute_value_mlt":[{"subitem_text_value":"理化学研究所計算科学研究センタープロセッサ研究チーム"},{"subitem_text_value":"株式会社フィックスターズ"},{"subitem_text_value":"株式会社フィックスターズ"},{"subitem_text_value":"株式会社フィックスターズ"},{"subitem_text_value":"理化学研究所計算科学研究センタープロセッサ研究チーム"}]},"item_language":{"attribute_name":"言語","attribute_value_mlt":[{"subitem_language":"jpn"}]},"item_publisher":{"attribute_name":"出版者","attribute_value_mlt":[{"subitem_publisher":"情報処理学会","subitem_publisher_language":"ja"}]},"publish_status":"0","weko_shared_id":-1,"item_file_price":{"attribute_name":"Billing file","attribute_type":"file","attribute_value_mlt":[{"url":{"url":"https://ipsj.ixsq.nii.ac.jp/record/198141/files/IPSJ-HPC19170004.pdf","label":"IPSJ-HPC19170004.pdf"},"date":[{"dateType":"Available","dateValue":"2021-07-17"}],"format":"application/pdf","billing":["billing_file"],"filename":"IPSJ-HPC19170004.pdf","filesize":[{"value":"1.6 MB"}],"mimetype":"application/pdf","priceinfo":[{"tax":["include_tax"],"price":"660","billingrole":"5"},{"tax":["include_tax"],"price":"330","billingrole":"6"},{"tax":["include_tax"],"price":"0","billingrole":"14"},{"tax":["include_tax"],"price":"0","billingrole":"44"}],"accessrole":"open_date","version_id":"698d3da7-120c-483d-afdf-11428db07563","displaytype":"detail","licensetype":"license_note","license_note":"Copyright (c) 2019 by the Information Processing Society of Japan"}]},"item_4_creator_5":{"attribute_name":"著者名","attribute_type":"creator","attribute_value_mlt":[{"creatorNames":[{"creatorName":"宮島, 敬明"}],"nameIdentifiers":[{}]},{"creatorNames":[{"creatorName":"平尾, 智也"}],"nameIdentifiers":[{}]},{"creatorNames":[{"creatorName":"宮元, 直也"}],"nameIdentifiers":[{}]},{"creatorNames":[{"creatorName":"孫, 正道"}],"nameIdentifiers":[{}]},{"creatorNames":[{"creatorName":"佐野, 健太郎"}],"nameIdentifiers":[{}]}]},"item_4_source_id_9":{"attribute_name":"書誌レコードID","attribute_value_mlt":[{"subitem_source_identifier":"AN10463942","subitem_source_identifier_type":"NCID"}]},"item_4_textarea_12":{"attribute_name":"Notice","attribute_value_mlt":[{"subitem_textarea_value":"SIG Technical Reports are nonrefereed and hence may later appear in any journals, conferences, symposia, etc."}]},"item_resource_type":{"attribute_name":"資源タイプ","attribute_value_mlt":[{"resourceuri":"http://purl.org/coar/resource_type/c_18gh","resourcetype":"technical report"}]},"item_4_source_id_11":{"attribute_name":"ISSN","attribute_value_mlt":[{"subitem_source_identifier":"2188-8841","subitem_source_identifier_type":"ISSN"}]},"item_4_description_7":{"attribute_name":"論文抄録","attribute_value_mlt":[{"subitem_description":"高性能計算の分野では Field Programmable Gate Array （FPGA）を搭載したヘテロジニアスシステムが注目を集めつつある．FPGA ボードを CPU に接続したアクセラレータとしてシステムを構築する場合，ネットワーク部を含めると複数の構成が考えられる．FPGA ボード上のメモリから別のホスト CPU 上のメモリへの実効データ転送帯域は，構成を決める上での重要な要素の一つである．最適な構成を決定するためには，ノードを跨いだデータ転送機能の実装と実効データ転送帯域の定量的な評価が必要である．本稿では 2 つの FPGA 搭載ノードを用いて，ノードを跨いだ FPGA へのデータ転送手法の提案と評価を行う．2 つのノードは 100Gbps InfiniBand HCA で接続されている．また，ノード内の FPGA とホスト CPU は PCIe Gen 3x8 で接続されている．提案するデータ転送機能は，我々がソフトウェアブリッジドデータ転送と呼ぶ，Direct Memory Access （DMA）機能と InfiniBand verbs によるノード間データ転送をパイプライン的に組み合わせたものである．評価の結果，別ホストの CPU メモリから FPGA メモリでは 6379.1MB/s (81.0%) ，FPGA メモリから別ホストの CPU メモリでは 5696.1 MB/s (72.3%) ，ノードを往復するでは 4732.0 MB/s (60.1%) となった．これは経路全体のボトルネックである PCIe Gen3 x8 の理論ピーク性能に対し，81.0%，72.3%，60.1%である．","subitem_description_type":"Other"}]},"item_4_biblio_info_10":{"attribute_name":"書誌情報","attribute_value_mlt":[{"bibliographicPageEnd":"8","bibliographic_titles":[{"bibliographic_title":"研究報告ハイパフォーマンスコンピューティング（HPC）"}],"bibliographicPageStart":"1","bibliographicIssueDates":{"bibliographicIssueDate":"2019-07-17","bibliographicIssueDateType":"Issued"},"bibliographicIssueNumber":"4","bibliographicVolumeNumber":"2019-HPC-170"}]},"relation_version_is_last":true,"weko_creator_id":"44499"},"updated":"2025-01-19T22:05:52.376377+00:00","created":"2025-01-19T01:02:28.394096+00:00","links":{}}