{"id":196140,"metadata":{"_oai":{"id":"oai:ipsj.ixsq.nii.ac.jp:00196140","sets":["6504:9795:9812"]},"path":["9812"],"owner":"6748","recid":"196140","title":["複数のFPGAボードを使用したFPGA間データ通信に関する検討"],"pubdate":{"attribute_name":"公開日","attribute_value":"2019-02-28"},"_buckets":{"deposit":"9a3d0e9a-10cf-41b0-a2a2-0d4804eb2fd3"},"_deposit":{"id":"196140","pid":{"type":"depid","value":"196140","revision_id":0},"owners":[6748],"status":"published","created_by":6748},"item_title":"複数のFPGAボードを使用したFPGA間データ通信に関する検討","author_link":["469090","469089","469087","469088"],"item_titles":{"attribute_name":"タイトル","attribute_value_mlt":[{"subitem_title":"複数のFPGAボードを使用したFPGA間データ通信に関する検討"}]},"item_keyword":{"attribute_name":"キーワード","attribute_value_mlt":[{"subitem_subject":"コンピュータシステム","subitem_subject_scheme":"Other"}]},"item_type_id":"22","publish_date":"2019-02-28","item_language":{"attribute_name":"言語","attribute_value_mlt":[{"subitem_language":"jpn"}]},"item_22_text_3":{"attribute_name":"著者所属","attribute_value_mlt":[{"subitem_text_value":"湘南工科大"},{"subitem_text_value":"湘南工科大"},{"subitem_text_value":"湘南工科大"},{"subitem_text_value":"湘南工科大"}]},"item_publisher":{"attribute_name":"出版者","attribute_value_mlt":[{"subitem_publisher":"情報処理学会","subitem_publisher_language":"ja"}]},"publish_status":"0","weko_shared_id":-1,"item_file_price":{"attribute_name":"Billing file","attribute_type":"file","attribute_value_mlt":[{"url":{"url":"https://ipsj.ixsq.nii.ac.jp/record/196140/files/IPSJ-Z81-2L-05.pdf","label":"IPSJ-Z81-2L-05.pdf"},"date":[{"dateType":"Available","dateValue":"2019-05-27"}],"format":"application/pdf","filename":"IPSJ-Z81-2L-05.pdf","filesize":[{"value":"551.7 kB"}],"mimetype":"application/pdf","accessrole":"open_date","version_id":"952e6f63-fdb3-4a00-8da0-61eee1f8822e","displaytype":"detail","licensetype":"license_note","license_note":"Copyright (c) 2019 by the Information Processing Society of Japan"}]},"item_22_creator_5":{"attribute_name":"著者名","attribute_type":"creator","attribute_value_mlt":[{"creatorNames":[{"creatorName":"古市, 晃久"}],"nameIdentifiers":[{}]},{"creatorNames":[{"creatorName":"深瀬, 尚久"}],"nameIdentifiers":[{}]},{"creatorNames":[{"creatorName":"半田, 寛信"}],"nameIdentifiers":[{}]},{"creatorNames":[{"creatorName":"三浦, 康之"}],"nameIdentifiers":[{}]}]},"item_resource_type":{"attribute_name":"資源タイプ","attribute_value_mlt":[{"resourceuri":"http://purl.org/coar/resource_type/c_5794","resourcetype":"conference paper"}]},"item_22_source_id_9":{"attribute_name":"書誌レコードID","attribute_value_mlt":[{"subitem_source_identifier":"AN00349328","subitem_source_identifier_type":"NCID"}]},"item_22_description_7":{"attribute_name":"論文抄録","attribute_value_mlt":[{"subitem_description":"近年では、次世代の研究資源としてFPGAボードを複数搭載しているFPGAクラスタが注目されている。FPGAとは、用途に応じた内部にある電子回路の構成を変更する事の出来るLSIの一種で、高速な演算処理が可能な事で、各種電子機器で用いられている。例えば、センサからの情報を高速に演算処理する為に、検査装置や制御装置で使用されたりしている。本研究では、 FPGAボードを2個使用し、ボード間の通信を行えるようにする。2個のFPGAボードを使用し、FPGAボード間同士のデータの入出力を行い、その後、FIFOメモリを2個、搭載した際の動作確認を行う。FPGAボード間の通信は、IDEケーブルを使用するものとする。結果として、IDEケーブルを通した通信が可能となったので報告する。","subitem_description_type":"Other"}]},"item_22_biblio_info_10":{"attribute_name":"書誌情報","attribute_value_mlt":[{"bibliographicPageEnd":"56","bibliographic_titles":[{"bibliographic_title":"第81回全国大会講演論文集"}],"bibliographicPageStart":"55","bibliographicIssueDates":{"bibliographicIssueDate":"2019-02-28","bibliographicIssueDateType":"Issued"},"bibliographicIssueNumber":"1","bibliographicVolumeNumber":"2019"}]},"relation_version_is_last":true,"weko_creator_id":"6748"},"updated":"2025-01-19T22:50:18.403654+00:00","created":"2025-01-19T01:00:50.913664+00:00","links":{}}