@techreport{oai:ipsj.ixsq.nii.ac.jp:00195235,
 author = {山崎, 紘史 and 細川, 利典 and 吉村, 正義 and 新井, 雅之 and 四柳, 浩之 and 橋爪, 正樹 and Hiroshi, Yamazaki and Toshinori, Hosokawa and Masayoshi, Yoshimura and Masayuki, Arai and Hiroyuki, Yotsuyanagi and Masaki, Hashizume},
 issue = {43},
 month = {Mar},
 note = {従来，VLSI のテストでは，縮退故障モデルや遷移故障モデルが広く用いられてきた．しかしながら，半導体微細化技術の進展に伴い，従来使用されてきた故障モデルを対象としたテストでは検出困難な欠陥が増加している．このような欠陥の一つは，抵抗性オープン故障モデルでモデル化できる．抵抗性オープン故障は，回路内の配線の導電率の低下を表現しており，タイミング故障を引き起こす微小遅延故障である．抵抗性オープン故障の付加的な遅延サイズは，その隣接信号線の影響によって決定される．そのため，抵抗性オープン故障のテスト生成では，隣接信号線と故障伝搬経路の考慮が重要である．本論文では，MAX-SAT を用いた隣接信号線の逆相遷移数と故障伝搬のための活性化信号線数を考慮した抵抗性オープン故障のテスト生成法を提案する．さらに生成したテストパターンの特性を評価する．, In VLSI testing, stuck-at fault model and transition fault model have been widely used. However, with advance of semiconductor technologies, it is increasing in defects whose detection is difficult in testing using conventional fault models. One of such defects is modeled by resistive open fault model. Resistive open faults represent degradation in conductivity within circuit's interconnects and result in small delay faults that causing timing failures. The size of an additional delay at a resistive open fault is determined by the effect of the adjacent lines. Therefore, it is important to consider adjacent lines and fault propagation paths in test generation for resistive open faults. In this paper, we propose a test generation method for resistive open faults which considers the number of reversed phase transitions on adjacent lines and the number of sensitized lines for fault propagation using MAX-SAT. Moreover, we evaluate the properties of generated test patterns.},
 title = {最大充足化問題を用いた抵抗性オープン故障に対するテスト生成法},
 year = {2019}
}