ログイン 新規登録
言語:

WEKO3

  • トップ
  • ランキング
To
lat lon distance
To

Field does not validate



インデックスリンク

インデックスツリー

メールアドレスを入力してください。

WEKO

One fine body…

WEKO

One fine body…

アイテム

  1. 研究報告
  2. 組込みシステム(EMB)
  3. 2019
  4. 2019-EMB-050

ソフトウェア開発者から見たFPGA開発における高位合成の問題点オセロゲームを題材としたRTL設計と高位合成の比較

https://ipsj.ixsq.nii.ac.jp/records/195222
https://ipsj.ixsq.nii.ac.jp/records/195222
8be9e43d-5d0d-4091-8909-fff7409b07a1
名前 / ファイル ライセンス アクション
IPSJ-EMB19050030.pdf IPSJ-EMB19050030.pdf (495.8 kB)
Copyright (c) 2019 by the Institute of Electronics, Information and Communication Engineers This SIG report is only available to those in membership of the SIG.
EMB:会員:¥0, DLIB:会員:¥0
Item type SIG Technical Reports(1)
公開日 2019-03-10
タイトル
タイトル ソフトウェア開発者から見たFPGA開発における高位合成の問題点オセロゲームを題材としたRTL設計と高位合成の比較
タイトル
言語 en
タイトル Problems of High Level Synthesis for software developers Comparison between RTL and HLS in a FPGA Othello game system
言語
言語 jpn
キーワード
主題Scheme Other
主題 言語処理系・合成系
資源タイプ
資源タイプ識別子 http://purl.org/coar/resource_type/c_18gh
資源タイプ technical report
著者所属
東京大学大学院情報理工学系研究科
著者所属
東京大学大学院情報理工学系研究科
著者所属
東京大学大学院情報理工学系研究科
著者所属(英)
en
Graduate School of Information Science and Technology, The University of Tokyo
著者所属(英)
en
Graduate School of Information Science and Technology, The University of Tokyo
著者所属(英)
en
Graduate School of Information Science and Technology, The University of Tokyo
著者名 濱崎, 福平

× 濱崎, 福平

濱崎, 福平

Search repository
手塚, 宏史

× 手塚, 宏史

手塚, 宏史

Search repository
稲葉, 真理

× 稲葉, 真理

稲葉, 真理

Search repository
著者名(英) Fukuhei, Hamazaki

× Fukuhei, Hamazaki

en Fukuhei, Hamazaki

Search repository
Hiroshi, Tezuka

× Hiroshi, Tezuka

en Hiroshi, Tezuka

Search repository
Mary, Inaba

× Mary, Inaba

en Mary, Inaba

Search repository
論文抄録
内容記述タイプ Other
内容記述 高位合成によって C 言語などのプログラムからハードウェアモジュールを生成することができ,ソフトウェア開発者でもハードウェア設計が可能になりつつある.本稿では,FPGA 上のオセロシステムを題材として,ソフトウェア開発者の立場から,Verilog HDL と C 言語から合成した回路の比較実験を行った.その結果,高位合成は実行クロック数,ハードウェアリソースの両方でハードウェアに最適化された RTL 設計に及ばなかった.効率的な回路を合成するためには,モジュールインターフェースや回路の並列化など,ハードウェアの知識が必要であることがわかった.
論文抄録(英)
内容記述タイプ Other
内容記述 Thanks to high-level synthesis, hardware modules can be generated from programs such as C language, allowing software developers to design hardware as well. In this paper, we compared the circuit synthesized from Verilog HDL and C language from the viewpoint of software developer in a FPGA Othello game system. As a result, high-level synthesis did not reach the RTL design optimized for hardware in both clock cycle and hardware resources. In order to synthesize an efficient circuit, we found that hardware knowledge such as module interface and circuit parallelization is necessary.
書誌レコードID
収録物識別子タイプ NCID
収録物識別子 AA12149313
書誌情報 研究報告組込みシステム(EMB)

巻 2019-EMB-50, 号 30, p. 1-6, 発行日 2019-03-10
ISSN
収録物識別子タイプ ISSN
収録物識別子 2188-868X
Notice
SIG Technical Reports are nonrefereed and hence may later appear in any journals, conferences, symposia, etc.
出版者
言語 ja
出版者 情報処理学会
戻る
0
views
See details
Views

Versions

Ver.1 2025-01-19 23:10:11.007471
Show All versions

Share

Mendeley Twitter Facebook Print Addthis

Cite as

エクスポート

OAI-PMH
  • OAI-PMH JPCOAR
  • OAI-PMH DublinCore
  • OAI-PMH DDI
Other Formats
  • JSON
  • BIBTEX

Confirm


Powered by WEKO3


Powered by WEKO3