| Item type |
SIG Technical Reports(1) |
| 公開日 |
2019-02-26 |
| タイトル |
|
|
タイトル |
理研ポスト京プロセッサシミュレータの評価 |
| 言語 |
|
|
言語 |
jpn |
| キーワード |
|
|
主題Scheme |
Other |
|
主題 |
プログラム開発支援 |
| 資源タイプ |
|
|
資源タイプ識別子 |
http://purl.org/coar/resource_type/c_18gh |
|
資源タイプ |
technical report |
| 著者所属 |
|
|
|
理化学研究所計算科学研究センター |
| 著者所属 |
|
|
|
理化学研究所計算科学研究センター |
| 著者所属 |
|
|
|
富士通(株) |
| 著者所属 |
|
|
|
理化学研究所計算科学研究センター |
| 著者名 |
児玉, 祐悦
小田嶋, 哲哉
安里, 彰
佐藤, 三久
|
| 論文抄録 |
|
|
内容記述タイプ |
Other |
|
内容記述 |
ポスト 「京」 向けのアプリケーションの早期開発を目的に,理研ではポスト京プロセッサシミュレータを開発している.本シミュレータは汎用プロセッサシミュレータ gem5 をベースとしたもので,ポスト京プロセッサを忠実にシミュレーションするものではない.しかし,詳細なパラメータチューニングと機能拡張を行い,アウトオブオーダ実行の命令パイプラインをシミュレーションすることで,十分な精度の結果が得られると考えている.本シミュレータでは,アプリケーションチューニングが可能となる相対的な評価が行えるような精度で,ポスト京プロセッサにおける 1 ノードのアプリケーションの実行速度を見積もることを目指している.本稿では,本シミュレータの実装の詳細を示すとともに,ポスト京のテストチップの実行サイクル数と比較してその精度を検証する. |
| 書誌レコードID |
|
|
収録物識別子タイプ |
NCID |
|
収録物識別子 |
AN10463942 |
| 書誌情報 |
研究報告ハイパフォーマンスコンピューティング(HPC)
巻 2019-HPC-168,
号 5,
p. 1-7,
発行日 2019-02-26
|
| ISSN |
|
|
収録物識別子タイプ |
ISSN |
|
収録物識別子 |
2188-8841 |
| Notice |
|
|
|
SIG Technical Reports are nonrefereed and hence may later appear in any journals, conferences, symposia, etc. |
| 出版者 |
|
|
言語 |
ja |
|
出版者 |
情報処理学会 |