@techreport{oai:ipsj.ixsq.nii.ac.jp:00192649,
 author = {深澤, 研人 and 西澤, 真一 and 伊藤, 和人 and Kento, Fukazawa and Shinichi, Nishizawa and Kazuhito, Ito},
 issue = {35},
 month = {Nov},
 note = {トランジスタの特性ばらつきをフリップフロップの記憶保持特性を用いて推定する．集積回路中に記憶素子として存在するスキャンフリップフロップをばらつきセンサとして流用することで面積コストを抑えることができる．トランジスタサイズを変更した記憶保持特性の異なるフリップフロップ群を利用することで測定時間を削減する手法を提案する．特性ばらつきに対して感度の異なるリングオシレータ回路と組み合わせて利用することで，PMOS トランジスタと NMOS トランジスタの特性ばらつきを個別に推定することができる．65nm プロセスを対象に設計実験を行った結果，しきい値電圧のばらつき量を推定する事ができ，その誤差は PMOS トランジスタで平均 1.75mV，NMOS トランジスタで平均 1.17mV であった．, This paper proposes to use multiple D-Flip-Flops having different retention characteristics with Ring Oscillator to monitor the PMOS and NMOS variabilities. Flip-Flops in Scan Chain are used as a process monitor circuit to estimate the amount of process variation. The retention characteristics of Flip-Flops strongly depend on the PMOS and NMOS transistors. We propose to use Flip-Flops with various transistors width to estimate the amount of process variation with one-shot measurement. Experimental result targeting 65 nm process shows that we can estimate the amount of threshold variation and the estimated errors are 1.75 mV and 1.17 mV for PMOS and NMOS transistor, respectively.},
 title = {トランジスタサイズを変えた記憶保持特性の異なるフリップフロップ群を利用したばらつき評価},
 year = {2018}
}