並列プレフィックス加算器の手続き的構造生成

• Item type: Symposium(1)
• 公開日: 2018-08-22
• タイトル: 並列プレフィックス加算器の手続き的構造生成
• タイトル / 言語: en
• タイトル: Procedural Construction of Parallel Prefix Adder
• 言語: jpn
• キーワード / 主題Scheme: Other
• キーワード / 主題: 演算回路
• 資源タイプ / 資源タイプ識別子: http://purl.org/coar/resource_type/c_5794
• 資源タイプ: conference paper
• 著者所属: 北陸先端科学技術大学院大学
• 著者所属(英): en
• 著者所属(英): Japan Advanced Institute of Science and Technology
• 著者名: 金子, 峰雄
• 著者名(英): Mineo, Kaneko
• 論文抄録 / 内容記述タイプ: Other
• 論文抄録 / 内容記述: 並列プレフィックス加算器は，各桁における桁上がり信号の計算構造が入力からの内向木構造をとり，異なる桁の桁上がり信号計算構造の部分共有の自由度とも相俟って，大きな構造的変形を持つ．この発表では，多様な並列プレフィックス加算構造を生成・拡大するための基本操作を定義し，操作の選択と操作の適用系列とによって多様な構造を生成できること，また確認した全ての既存の構造について，それを生成する操作列が存在することを示す．実用上意味のある並列プレフィックス加算構造の全てを生成するために必要な基本動作群を明らかにすること，構造最適化への応用などが今後の課題である．
• 論文抄録(英) / 内容記述タイプ: Other
• 論文抄録(英) / 内容記述: Parallel prefix adder is a type of adder design which emphasizes the parallelism on carry propagation, and it can trade-off between the circuit size and the logical depth. This paper proposes structural decomposition / composition of feasible parallel prefix adder structures. “Join”, “insertion” and “interleaving” are considered as basic operations for composing feasible parallel prefix diagram (the core structure of a parallel prefix adder) in this report, and it is demonstrated that well-known benchmark structures tested here are all successfully decomposed/composed in this novel framework. Searching for the necessary and sufficient set of basic operations for generating all feasible parallel prefix diagrams and the application of this framework to design optimization are our research directions.
• 書誌情報: DAシンポジウム2018論文集; 巻 2018, p. 197-202, 発行日 2018-08-22
• 出版者 / 言語: ja
• 出版者: 情報処理学会