{"metadata":{"_oai":{"id":"oai:ipsj.ixsq.nii.ac.jp:00190888","sets":["6164:6165:7651:9542"]},"path":["9542"],"owner":"11","recid":"190888","title":["ビアスイッチFPGA再構成時のスニークパス問題を回避するプログラミング順決定手法"],"pubdate":{"attribute_name":"公開日","attribute_value":"2018-08-22"},"_buckets":{"deposit":"f7464299-4ca4-43e4-9dac-79f0b24f4d4e"},"_deposit":{"id":"190888","pid":{"type":"depid","value":"190888","revision_id":0},"owners":[11],"status":"published","created_by":11},"item_title":"ビアスイッチFPGA再構成時のスニークパス問題を回避するプログラミング順決定手法","author_link":["438083","438081","438082"],"item_titles":{"attribute_name":"タイトル","attribute_value_mlt":[{"subitem_title":"ビアスイッチFPGA再構成時のスニークパス問題を回避するプログラミング順決定手法"}]},"item_keyword":{"attribute_name":"キーワード","attribute_value_mlt":[{"subitem_subject":"アルゴリズム","subitem_subject_scheme":"Other"}]},"item_type_id":"18","publish_date":"2018-08-22","item_language":{"attribute_name":"言語","attribute_value_mlt":[{"subitem_language":"jpn"}]},"item_18_text_3":{"attribute_name":"著者所属","attribute_value_mlt":[{"subitem_text_value":"大阪大学大学院情報科学研究科情報システム工学専攻／日本学術振興会"},{"subitem_text_value":"大阪大学大学院情報科学研究科情報システム工学専攻"},{"subitem_text_value":"大阪大学大学院情報科学研究科情報システム工学専攻"}]},"item_publisher":{"attribute_name":"出版者","attribute_value_mlt":[{"subitem_publisher":"情報処理学会","subitem_publisher_language":"ja"}]},"publish_status":"0","weko_shared_id":-1,"item_file_price":{"attribute_name":"Billing file","attribute_type":"file","attribute_value_mlt":[{"url":{"url":"https://ipsj.ixsq.nii.ac.jp/record/190888/files/IPSJ-DAS2018003.pdf","label":"IPSJ-DAS2018003.pdf"},"date":[{"dateType":"Available","dateValue":"2020-08-22"}],"format":"application/pdf","billing":["billing_file"],"filename":"IPSJ-DAS2018003.pdf","filesize":[{"value":"1.6 MB"}],"mimetype":"application/pdf","priceinfo":[{"tax":["include_tax"],"price":"660","billingrole":"5"},{"tax":["include_tax"],"price":"330","billingrole":"6"},{"tax":["include_tax"],"price":"330","billingrole":"10"},{"tax":["include_tax"],"price":"330","billingrole":"44"}],"accessrole":"open_date","version_id":"3207d5f5-ab53-4115-a107-728c16771214","displaytype":"detail","licensetype":"license_note","license_note":"Copyright (c) 2018 by the Information Processing Society of Japan"}]},"item_18_creator_5":{"attribute_name":"著者名","attribute_type":"creator","attribute_value_mlt":[{"creatorNames":[{"creatorName":"土井, 龍太郎"}],"nameIdentifiers":[{}]},{"creatorNames":[{"creatorName":"劉, 載勲"}],"nameIdentifiers":[{}]},{"creatorNames":[{"creatorName":"橋本, 昌宜"}],"nameIdentifiers":[{}]}]},"item_resource_type":{"attribute_name":"資源タイプ","attribute_value_mlt":[{"resourceuri":"http://purl.org/coar/resource_type/c_5794","resourcetype":"conference paper"}]},"item_18_description_7":{"attribute_name":"論文抄録","attribute_value_mlt":[{"subitem_description":"従来 FPGA の性能ボトルネックである SRAM 型スイッチを，不揮発性メモリの一種であるビアスイッチで置換した FPGA に関する研究 ・ 開発が行われている．ビアスイッチ FPGA は縦と横に走る信号配線の交点にビアスイッチを配置したクロスバー回路により配線接続の切り替えを実現する．一方，スイッチのプログラミングに共用の信号配線を使用するため，回路のプログラミング状態によっては，プログラミング信号が回り込んで意図しないスイッチに与えられるスニークパス問題が生じる．本稿では，FPGA の正常な再構成を阻害するスニークパス問題の発生条件を明らかにし，スニークパス問題を回避するビアスイッチのプログラミング順序の決定手法を提案する．ループのないコンフィギュレーションにおいては常に提案手法が有効であることを示し，シミュレーションによる検証も行う．提案手法により，すべての実用上のコンフィギュレーションにおいてスニークパス問題なく正常な再構成を実現できる．","subitem_description_type":"Other"}]},"item_18_biblio_info_10":{"attribute_name":"書誌情報","attribute_value_mlt":[{"bibliographicPageEnd":"8","bibliographic_titles":[{"bibliographic_title":"DAシンポジウム2018論文集"}],"bibliographicPageStart":"3","bibliographicIssueDates":{"bibliographicIssueDate":"2018-08-22","bibliographicIssueDateType":"Issued"},"bibliographicVolumeNumber":"2018"}]},"relation_version_is_last":true,"weko_creator_id":"11"},"id":190888,"updated":"2025-01-20T01:00:13.800750+00:00","links":{},"created":"2025-01-19T00:56:49.731777+00:00"}