SRAMの電力/遅延シミュレータCACTIへのシングルエンド方式の対応

• Item type: SIG Technical Reports(1)
• 公開日: 2018-07-23
• タイトル: SRAMの電力/遅延シミュレータCACTIへのシングルエンド方式の対応
• 言語: jpn
• キーワード / 主題Scheme: Other
• キーワード / 主題: メモリシステム
• 資源タイプ / 資源タイプ識別子: http://purl.org/coar/resource_type/c_18gh
• 資源タイプ: technical report
• 著者所属: 名古屋大学工学研究科
• 著者所属: 東京大学情報理工学系研究科
• 著者所属: 名古屋大学工学研究科
• 著者名: 李, 虹希; 塩谷, 亮太; 安藤, 秀樹
• 論文抄録 / 内容記述タイプ: Other
• 論文抄録 / 内容記述: 一般に，プロセッサの中でも大きな面積を占めるキャッシュやレジスタ ・ ファイルなどのユニットは SRAM により構成されている．このため，SRAM による消費電力はプロセッサ全体の消費電力を大きく左右する．近年のプロセス技術の微細化により，この SRAM の構成方法が大きく変化した．従来用いられてきたダブルエンド方式 SRAM 構成では，サブスレッショルド ・ リークの増大によりビットラインにおけるノイズが増大し，安定した読み出しが困難になっている．これに対し，センス ・ アンプを用いずに信号をフルスイングさせるビットラインを使うシングルエンド方式 SRAM が現在主流になっている．従来，SRAM の電力や遅延を見積もるためには CACTI と呼ばれるツールが広く用いられてきたが，CACTI はダブルエンド方式の SRAM を想定しており，シングルエンド方式 SRAM の評価を精度良く行うことができない．そこで，本研究では，この CACTI をベースに，シングルエンド方式 SRAM の電力と遅延をシミュレートできるツールを作成した．作成されたツールの出力に対し，HSPICE による電力 ・ 遅延シミュレーションの結果を用いて検証を行い，従来の CACTI と比べて大幅に高い精度でシングルエンド方式 SRAM の評価を行えることが確かめられた．
• 書誌レコードID / 収録物識別子タイプ: NCID
• 書誌レコードID / 収録物識別子: AN10096105
• 書誌情報: 研究報告システム・アーキテクチャ（ARC）; 巻 2018-ARC-232, 号 15, p. 1-12, 発行日 2018-07-23
• ISSN / 収録物識別子タイプ: ISSN
• ISSN / 収録物識別子: 2188-8574
• Notice: SIG Technical Reports are nonrefereed and hence may later appear in any journals, conferences, symposia, etc.
• 出版者 / 言語: ja
• 出版者: 情報処理学会